基本信息
作 者：（加）貝茲（Betz，V），（加）馬夸特（Marquardt，A），（加）羅斯（Rose.J） 著 王伶俐，楊
內容簡介
《深亞微米FPGA結構與CAD設計》譯自加拿大Vaughn Betz所著的《Architecture and CAD for Deepsubmicron FPGAs》，《深亞微米FPGA結構與CAD設計》是FPGA硬體結構設計和軟體算法開發的經典之作。《深亞微米FPGA結構與CAD設計》詳細論述了在高性能FPGA結構設計和CAD軟體開發中的要點，著重探討了對深亞微米FPGA至關重要的技術和學術問題。《深亞微米FPGA結構與CAD設計》不討論如何使用商用的FPGA器件，而是側重於自主研究設計FPGA晶片結構和軟體算法。通過分析和比較不同的可程式硬體結構、最佳化算法，得出提高FPGA晶片結構效率和算法性能的基本方法。
目錄
第1章 引言
1.1 FPGA概述
1.2 FPGA結構問題
1.3 研究方法和CAD工具
1.4 本書結構
1.5 致謝
第2章 背景知識與之前的研究工作
2.1 FPGA結構
2.1.1 FPGA可程式技術
2.1.2 FPGA邏輯單元塊結構
2.1.3 FPGA布線結構
2.2 FPGA CAD工具
2.2.1 綜合和邏輯單元塊打包
2.2.2 布局
2.2.3 布線
2.2.4 延時模型
2.2.5 時序分析
2.3 小結
第3章 CAD工具：打包和布局
3.1 邏輯單元塊打包
3.1.1 基於簇的邏輯單元塊
3.1.2 基本邏輯單元塊打包算法：VPack
3.1.3 時序驅動邏輯單元塊打包算法：T-VPack
3.1.4 T-VPack和VPack的比較
3.2 布局：VPR
3.2.1 VPR布局工具概述
3.2.2 新型自適應退火方案
3.2.3 新型成本函式：線性擁擠
3.2.4 線網邊界框的增量式更新方法
3.3 小結
第4章 布線工具和布線結構生成
4.1 CAD流程中VPR的地位
4.2 參數化結構及其生成
4.2.1 參數化結構
4.2.2 布線資源圖
4.2.3 參數化結構的自動生成
4.3 布通率驅動布線器
4.3.1 成本函式和布線策略
4.3.2 速度的改進
4.4 時序驅動布線器
4.4.1 Elmore延時模型的優點
4.4.2 Elmore延時的直接最佳化
4.4.3 線網布線算法複雜度
4.4.4 動態基本成本函式
4.4.5 布線策略
4.5 延時提取和時序分析
4.6 布線器和布局算法的驗證
4.6.1 布通率驅動布線器和布局算法
4.6.2 時序驅動布線器
4.7 小結
第5章 全局布線結構
5.1 研究出發點
5.2 實驗方法
5.2.1 CAD流程
5.2.2 面積利用率的衡量指標
5.2.3 FPGA結構的重要細節
5.3 實驗結果：偏向型布線結構
5.3.1 邏輯單元塊方形陣列的結果
5.3.2 邏輯單元塊矩形陣列的結果
5.4 實驗結果：非均勻布線結構
5.4.1 中心/邊緣布線通道寬度比例
5.4.2 中心加寬的布線通道
5.4.3 I/O布線通道
5.5 小結
第6章 基於簇結構的邏輯塊
第7章 詳細互連結構
第8章 結論和後續工作
附錄A VPR中的視圖
附錄B EPGA電路和工藝建模
附錄C 互連電晶體和金屬線的尺寸
參考文獻
關鍵字索引
專業名詞中英文對照
前言
積體電路是信息產業的核心部分。2000年，以積體電路為基礎的信息產業成為世界第一大產業。2007年，我國信息產業規模己超過日本，連續四年位列世界第二，已成為我國第一大支柱產業。2005年，我國已經超過美國，成為全球第一大積體電路消費市場。但是我國積體電路設計業總銷售額僅占全球市場的3%，這一產業規模使得我國積體電路行業的貿易逆差也成為全球第一。據“中國積體電路設計產業新十年發展論壇暨中國半導體行業協會設計分會2005年年會”會議報告，2004年我國積體電路的進口額是石油進口額的1.3倍，鋼材進口額的1 7倍，高達546.2億美元，這種形勢還在繼續惡化。針對我國積體電路自主創新能力薄弱、缺乏核心技術的現狀，國家非常重視“十一五”期間積體電路產業的發展，“自主創新”將成為產業發展的戰略重點，加快我國從積體電路的消費大國到產業強國的轉型步伐。
