數字邏輯電路[高等教育出版社出版書籍]

《數字邏輯電路》作者劉常澍，是由高等教育出版社2008年09月出版的關於邏輯電路的圖書。主要內容重實踐性，備有大量例題和習題。《數字邏輯電路》採用國家標準圖形符號，在出現符號的地方對其所表示的意義進行簡要的解釋，使讀者在學習《數字邏輯電路》的過程中逐漸學會識讀常用的邏輯符號。數字邏輯電路

內容簡介

數字電子技術是電類專業的一門專業基礎課。

根據高等職業技術教育理論以必須夠用為度，突出技術套用能力的特點，對本課程的內容體系作了一些改革，幾十家高職院校參與了本課程的教學大綱的論證。在此基礎上，天津大學、南開大學、江陰職工大學、東華大學、華東交通大學、蘇州職業大學、南京化工學校等五所學校聯合編寫了本教材。

本教材具有以下特點：

1、教材定位於本科層次，基礎知識紮實、簡要、透徹。

2、教材內容以技術套用為主旨，比較貼近工程實際。

3、實踐性教學內容占了較大篇幅，並穿插於各章之中，體現了理論教學與實踐教學的有機結合；減少了演示性，驗證性的試驗，增強了設計性、綜合性的實訓；同時還加強了對小型數字系統的設計，實際電路工藝能力和調試能力的培養。

4、充分利用現代化教學手段，加強電子設計自動化（EDA）軟體的套用。

5、教材面向21世紀，面向現代化，注意到數字電子技術的最新發展，增加了PLD器件及ISP技術的知識，立足於套用。

本教材按理論教學54學時，實踐性教學54學時編寫。

使用本教材，教學方法可以靈活多樣，如可以採用案例教學、現場教學、課堂教學與實踐教學有機結合，對各章安排的實訓必須完成，任課教師也可根據實際情況增加一些實訓內容。

圖書目錄

第1章 數字邏輯的基礎知識

引言

1.1 數字電路的信號

1.1.1 模擬量與數字量

模擬量是指變數在一定範圍連續變化的量；也就是在一定範圍（定義域）內可以取任意值。數字量是分立量不是連續變化量只能取幾個分立值二進制數字變數只能取兩個值。

數字量是物理量的一種。一類物理量的變化在時間上和數量上都是離散的。它們的變化在時間上是不連續的，總是發生在一系列離散的瞬間。同時，它們的數值大小和每次的增減變化都是某一個最小數量單位的整數倍，而小於這個最小數量單位的數值沒有任何物理意義。這一類物理量叫做數字量。

1.1.2 數字電路及其信號

用數位訊號完成對數字量進行算術運算和邏輯運算的電路稱為數字電路，或數字系統。由於它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。現代的數字電路由半導體工藝製成的若干數字集成器件構造而成。邏輯門是數字邏輯電路的基本單元。存儲器是用來存儲二值數據的數字電路。從整體上看，數字電路可以分為組合邏輯電路和時序邏輯電路兩大類。

1.2 數字電路所用的數制

1.2.1 進制數

1.2.2 十進制數和二進制數間的互相轉換

1.2.3 八進制數和十六進制數

1.3 數字電路常用的碼制與編碼

1.3.1 原碼、反碼和補碼

原碼(true form)是一種計算機中對數字的二進制定點表示方法。原碼錶示法在數值前

增加了一位符號位（即最高位為符號位）：正數該位為0，負數該位為1（0有兩種表示：+0和-0），其餘位表示數值的大小。

所謂原碼就是二進制定點表示法，即最高位為符號位，“0”表示正，“1”表示負，其餘位表示數值的大小。

反碼錶示法規定：正數的反碼與其原碼相同；負數的反碼是對其原碼逐位取反，但符號位除外。

原碼10010= 反碼11101 （10010，1為符號碼，故為負）

補碼(two's complement) 1、在計算機系統中，數值一律用補碼來表示（存儲）。 主要原因：使用補碼，可以將符號位和其它位統一處理；同時，減法也可按加法來處理。另外，兩個用補 碼錶示的數相加時，如果最高位（符號位）有進位，則進位被捨棄。 2、補碼與原碼的轉換過程幾乎是相同的。

1.3.2 BCD碼(二-十進制編碼)

1.3.3格雷(IGray)碼

1.4 邏輯代數基本知識

1.4.1 基本運算

1.4.2 複合運算

1.4.3 邏輯代數的定律

1.4.4 邏輯函式的標準形式

1.4.5 邏輯函式的化簡

本章小結

思考題及習題

第2章 電晶體開關及門電路

引言

2.1 電晶體的開關特性及簡單門電路

2.1.1 二極體的開關特性

2.1.2 雙極電晶體的開關特性

2.1.3 MOS管的開關特性

2.1.4 分立元件構成的門電路

2.2 TTL(三極體-三極體邏輯)門電路

2.2.1 TTL與非門的電路結構與工作原理

2.2.2 TTL與非門的特性

2.2.3 其他類型TTL門電路

2.2.4 TTL積體電路的系列產品

2.3 其他類型雙極型數字積體電路

2.3.1 ECL(發射極耦合邏輯)門電路

2.3.2 IIL(集成注入邏輯)門電路

2.4 CMOS集成門電路

2.4.1 CMOS反相器的電路結構和工作原理

2.4.2 CMOS反相器的輸入特性和輸出特性

2.4.3 其他CMOS集成門電路

2.4.4 TTL電路與CMOS電路間的連線

2.4.5 低電壓CMOS電路及邏輯電平轉換器

2.4.6 CMOS積體電路系列產品

2.4.7 CMOS積體電路使用注意事項

本章小結

思考題及習題

第3章 組合邏輯電路

引言

3.1 組合邏輯電路的一般分析與設計

3.1.1 組合邏輯電路的一般分析

3.1.2 組合邏輯電路的設計(用門電路)

3.2 常用組合邏輯電路及其中規模集成器件

3.2.1加法器

加法器是產生數的和的裝置。加數和被加數為輸入，和數與進位為輸出的裝置為半加器。若加數、被加數與低位的進位數為輸入，而和數與進位為輸出則為全加器。常用作計算機算術邏輯部件，執行邏輯操作、移位與指令調用。在電子學中，加法器是一種數位電路，其可進行數字的加法計算。在現代的電腦中，加法器存在於算術邏輯單元（ALU）之中。加法器可以用來表示各種數值，如：BCD、加三碼，主要的加法器是以二進制作運算。由於負數可用二的補數來表示，所以加減器也就不那么必要。

3.2.2編碼器

3.2.3 解碼器及數據分配器

3.2.4 數據選擇器

3.2.5 圖案移位器

3.2.6 數碼比較器

3.2.7 奇偶校驗碼的產生器/校驗器

3.3 用中規模集成器件設計組合邏輯電路

3.3.1 用數據選擇器實現組合邏輯電路

3.3.2 用解碼器、加法器實現組合邏輯電路

3.4 組合邏輯電路的冒險

3.4.1 競爭與冒險現象

3.4.2 冒險的判斷、避免及消除

本章小結

思考題及習題

第4章 觸發器與波形變換、產生電路

引言

4.1 脈衝信號

4.1.1 脈衝信號的描述

4.1.2 波形的產生與變換

4.2 觸發器

4.2.1 基本RS觸發器

4.2.2 同步RS觸發器

4.2.3 主從延遲型JK觸發器

4.2.4 邊沿型D觸發器

4.2.5 邊沿型JK觸發器

4.2.6 觸發器的類型

4.2.7 各類觸發器的開關工作特性及抗干擾能力比較

4.3施密特電路

4.3.1 用門電路組成的施密特電路

4.3.2 集成施密特電路

4.3.3 施密特電路的套用

4.4 單穩態電路

4.4.1 用門電路組成的單穩態電路

4.4.2 集成單穩態電路

4.4.3 單穩態電路的套用

4.5 多諧振盪器

4.5.1 用門電路組成的多諧振盪器

4.5.2 用施密特電路構成的多諧振盪器

4.5.3 石英晶體多諧振盪器

4.6 555集成定時器

4.6.1 555集成定時器的工作原理

4.6.2 555集成定時器的套用舉例

本章小結

思考題及習題

第5章 時序邏輯電路

引言

5.1 時序邏輯電路的基本概念

5.2 時序邏輯電路的描述

5.3 鎖存器、暫存器、移位暫存器

5.3.1 鎖存器

5.3.2 暫存器

5.3.3 移位暫存器

5.3.4 暫存器的套用

5.4 計數器

5.4.1 同步計數器

5.4.2 異步計數器

5.4.3 N進制計數器

5.4.4 計數器的套用實例

5.5 時序邏輯電路的設計

5.5.1 原始狀態圖和原始狀態表的建立

5.5.2 狀態化筒

5.5.3 狀態分配

5.5.4 狀態轉移和激勵列表

5.5.5 激勵方程和輸出方程

5.5.6 邏輯圖

5.5.7 輸出與輸入之間的關係

5.5.8 自啟動與非自啟動

5.5.9 異步時序邏輯電路的設計

5.5.10 輸出方波的奇數分頻器

5.6 序列信號發生器

5.6.1 移存器型序列信號發生器

5.6.2 計數器型序列信號發生器

5.6.3 LFSR(線性反饋移存器)型序列信號發生器

本章小結

思考題及習題

第6章 存儲器與可程式邏輯器件

引言

6.1 存儲器

6.1.1 SAM(順序存取存儲器)

6.1.2 RAM(隨機存取存儲器)

6.1.3 ROM(唯讀存儲器)

6.2 可程式邏輯器件

6.2.1 可程式器件的邏輯表示法

6.2.2 簡單可程式邏輯器件

6.2.3 高密度可程式邏輯器件

6.2.4Altera公司的開發系統QuartusⅡ

本章小結

思考題及習題

第7章 硬體描述語言(VHDL)

引言

7.1 VHDL程式的組成

7.1.1 實體

7.1.2 構造體

7.1.3 包集合

7.1.4 庫

7.1.5 配置

7.2 VHDL的標識符、客體、數據類型和操作符

7.2.1 VHDL的標識符

7.2.2 VHDL的客體

7.2.3 VHDL的數據類型

7.2.4 子類型

7.2.5 屬性

7.2.6 VHDL的運算操作符

7.3 VHDL構造體的描述方法

7.3.1 順序描述語句

7.3.2 並發描述語句

7.3.3 斷言語句

7.4 數字電路的VHDL設計舉例

7.4.1 基本邏輯門的VHDL設計源檔案

7.4.2 組合邏輯電路的VHDL設計源檔案

7.4.3 時序邏輯電路的VHDL設計

7.4.4 唯讀存儲器(ROM)的VHDL設計

本章小結

思考題及習題

第8章 可測性設計及邊界掃描技術

引言

8.1 概述

8.2 可測性設計

8.2.1 特定設計

8.2.2 結構設計

8.3 邊界掃描測試BST

8.3.1 邊界掃描設計基本結構

8.3.2 邊界掃描測試的工作方式

8.3.3 邊界掃描單元的級聯

8.3.4 邊界掃描描述語言(BSDL)

本章小結

思考題及習題

第9章 數模與模數轉換

引言

9.1 D/A轉換器

9.1.1 D/A轉換器的基本工作原理

9.1.2 二進制權電阻網路D/A轉換器

9.1.3 倒T形電阻網路D/A轉換器

9.1.4 權電流型D/A轉換器

9.1.5 D/A轉換器的主要性能參數

9.1.6 串列輸入的D/A轉換器

9.2 A/D轉換器

9.2.1 A/D轉換器的基本工作原理

9.2.2 並行比較型A/D轉換器

9.2.3 逐次漸近型A/D轉換器

9.2.4 積分型A/D轉換器

9.2.5 A/D轉換器的主要技術指標

9.2.6 串列輸出的A/D轉換器

9.3 D/A轉換器和A/D轉換器的套用

9.3.1 D/A轉換器套用舉例

9.3.2 A/D轉換器套用舉例

本章小結

思考題及習題

附錄1 邏輯函式列表化簡法C語言源程式

附錄2 國家標準圖形符號簡表

附錄3 英漢名詞對照(以英文字母為序)

主要參考文獻