圖書簡介
本書是根據計算機類專業教學的需要編寫的，既考慮到計算機專業對數字邏輯課程的要求與其他電氣信息類專業的不同，也考慮到與計算機組成原理等後繼課程的銜接。全書內容包括邏輯代數基礎、門電路、VHDL語言基礎、組合邏輯電路、觸發器、時序邏輯電路、用VHDL設計邏輯電路、半導體存儲器、可程式邏輯器件、脈衝波形的產生與整形、數/模與模/數轉換等內容。本書系統地介紹了用VHDL設計組合邏輯、觸發器、暫存器和時序邏輯的方法。本書的重點內容有豐富的例題和習題，便於自學。
本書可作為計算機科學與技術、網路工程、軟體工程等專業的教材，也可供有關專業的工程技術人員參考。
圖書前言
本書是專門為計算機科學與技術專業的數字邏輯課程教學編寫的。考慮到計算機科學與技術專業對數字邏輯課程的要求與其他電氣信息類專業有所不同，本書在編寫時本著“強調邏輯、弱化電子，突出積體電路的外部特性而不是其內部電路，著重於用VHDL設計計算機的部件和計算機系統而不是用中小規模積體電路構成數字系統”的思想，對內容的取捨有以下安排：
（1） 把如何用硬體描述語言VHDL設計邏輯電路與傳統的邏輯設計方法有機地融合起來，達到入門快、概念清晰、易學易用的目的。
（2） 在直接後繼課程計算機組成原理中有詳細討論的有符號數的編碼和運算、ALU等內容沒有包含在本書中，以減少不必要的重複。
（3） 對於在計算機的時序系統中用到的多諧振盪器和單穩態觸發器，在計算機接口電路中常用的施密特觸發器、數/模轉換器和模/數轉換器等內容都有簡單介紹。
（4） 74系列和4000系列中小規模積體電路的引腳排列等內容沒有包含在本書中。
本書可用於64學時（含12學時實驗）教學，也可用於48學時（含8學時實驗）教學。對於48學時教學，可採取不講可程式邏輯電路、脈衝波形的產生和整形電路、數/模與模/數轉換電路、TTL門電路等內容的安排。
若採用本書作為計算機類專業的數字邏輯課程教材，建議實驗教學完全放棄傳統的實驗箱，改用VHDL設計和仿真的形式，實現與後續課程計算機組成原理和計算機系統結構的實驗教學的無縫對接。
本書的編寫有許多新的嘗試，加之作者的經驗和水平有限、時間倉促，難免存在缺點和錯誤，殷切希望各方面的讀者多提寶貴意見，並將發現的錯誤和不當之處及早向本書作者反饋。
最後，感謝郭立智對本書的文字編排等提出的寶貴建議和為書稿所做的工作。
盛建倫
2012年3月於青島
圖書目錄
第1章數字邏輯基礎
1.1數制和碼制
1.1.1進位記數制
1.1.2不同記數制間的轉換
1.1.3二進制數的運算
1.1.4編碼
1.2邏輯代數的基本運算
1.2.1邏輯代數的三種基本運算
1.2.2複合邏輯運算
1.3邏輯代數的基本公式和常用公式
1.3.1基本公式和常用公式
1.3.2若干常用公式
1.4邏輯代數的基本定理
1.4.1代入定理
1.4.2反演定理
1.4.3對偶定理
1.5邏輯函式及其表示方法
1.5.1邏輯函式的表示方法
1.5.2邏輯函式的兩種標準形式
1.5.3邏輯函式的卡諾圖表示法
1.6邏輯函式的公式化簡法
1.7邏輯函式的卡諾圖化簡法
1.8具有無關項的邏輯函式及其化簡
1.8.1約束項、任意項和邏輯函式式中的無關項
1.8.2具有無關項的邏輯函式的化簡
本章小結
習題1
第2章邏輯門電路
2.1概述
2.2二極體門電路
2.2.1二極體與門
2.2.2二極體或門
2.3CMOS門電路
2.3.1MOS管開關電路
2.3.2CMOS反相器
2.3.3CMOS與非門和或非門
2.3.4漏極開路的CMOS門
2.3.5CMOS傳輸門和模擬開關
2.3.6三態輸出的CMOS門電路
2.3.7CMOS數字積體電路系列
2.4TTL門電路
2.4.1三極體開關電路
2.4.2TTL與非門的工作原理
2.4.3TTL與非門的電壓傳輸特性
2.4.4TTL與非門的靜態輸入特性和輸出特性
2.4.5TTL與非門的動態特性
2.4.6其他類型的TTL門電路
2.4.7TTL積體電路的改進系列
2.5TTL電路與CMOS電路的接口
本章小結
習題2
第3章硬體描述語言VHDL基礎
3.1概述
3.2庫和程式包
3.2.1庫
3.2.2程式包
3.3VHDL的語言要素
3.3.1數據對象
3.3.2數據類型
3.3.3運算操作符
3.4順序語句
3.4.1賦值語句
3.4.2If語句
3.4.3Case語句
3.5並行語句
3.5.1process 語句
3.5.2並行信號賦值語句
3.6設計實體
3.6.1實體
3.6.2結構體
3.6.3層次結構設計
本章小結
習題3
第4章組合邏輯電路
4.1組合邏輯電路的分析方法和設計方法
4.1.1組合邏輯電路的分析方法
4.1.2組合邏輯電路的設計方法
4.2編碼器
4.2.1普通編碼器
4.2.2優先編碼器
4.3解碼器
4.3.1二進制解碼器
4.3.2二?十進制解碼器
4.3.3用解碼器設計組合邏輯電路
4.3.4顯示解碼器
4.4數據選擇器
4.4.1數據選擇器概述
4.4.2用數據選擇器設計組合邏輯電路
4.5加法器
4.5.1半加器和全加器
4.5.2並行加法器和進位鏈
4.5.3用加法器設計組合邏輯電路
4.6數值比較器
4.6.1一位數值比較器
4.6.2多位數值比較器
4.7組合邏輯電路中的競爭?冒險現象
4.7.1競爭?冒險現象
4.7.2消除競爭?冒險現象的方法
4.8用VHDL設計組合邏輯電路
本章小結
習題4
第5章觸發器和暫存器
5.1概述
5.2鎖存器
5.2.1基本RS鎖存器
5.2.2門控RS鎖存器
5.2.3D型鎖存器
5.3觸發器的電路結構與動作特點
5.3.1脈衝觸發的觸發器
5.3.2邊沿觸發的觸發器
5.4觸發器的邏輯功能及其描述方法
5.4.1RS觸發器
5.4.2JK觸發器
5.4.3D觸發器
5.4.4T觸發器
*5.5觸發器的動態特性
5.5.1基本RS鎖存器的動態特性
5.5.2門控RS鎖存器的動態特性
5.5.3主從結構觸發器的動態特性
5.6用VHDL設計觸發器
5.7暫存器
5.7.1數碼暫存器
5.7.2數據鎖存器
5.7.3移位暫存器
5.7.4用VHDL設計暫存器
本章小結
習題5
第6章時序邏輯電路
6.1時序邏輯電路的特點和表示方法
6.1.1時序邏輯電路的特點
6.1.2時序邏輯電路的表示方法
6.2基於觸發器的時序邏輯電路的分析
6.2.1同步時序邏輯電路的分析
*6.2.2異步時序邏輯電路的分析
6.3計數器
6.3.1同步計數器
6.3.2異步計數器
6.3.3移位暫存器型計數器
6.4基於觸發器的同步時序邏輯電路的設計
6.5基於MSI的時序邏輯電路的分析與設計
6.5.1基於MSI的時序邏輯電路的設計
6.5.2基於MSI的時序邏輯電路的分析
6.6用VHDL設計時序邏輯電路
本章小結
習題6
第7章半導體存儲器和可程式邏輯器件
7.1半導體存儲器概述
7.2隻讀存儲器
7.2.1掩膜ROM
7.2.2可程式唯讀存儲器
7.2.3可擦除的可程式唯讀存儲器
7.2.4快閃記憶體
7.3隨機讀寫存儲器
7.3.1靜態隨機讀寫存儲器
7.3.2動態隨機讀寫存儲器
7.4存儲器容量的擴展
7.4.1位擴展方式
7.4.2字擴展方式
7.4.3字位擴展
7.5用存儲器設計組合邏輯電路
7.6可程式邏輯器件簡介
7.6.1概述
7.6.2PLD的分類
7.6.3可程式邏輯器件的邏輯表示
7.6.4通用陣列邏輯
7.6.5現場可程式門陣列
7.6.6PLD的編程
本章小結
習題7
第8章脈衝波形的產生與整形
8.1多諧振盪器
8.1.1環形振盪器
8.1.2對稱式多諧振盪器
8.1.3石英晶體多諧振盪器
8.2單穩態觸發器
8.2.1積分型單穩態觸發器
8.2.2微分型單穩態觸發器
8.2.3單穩態觸發器的套用
8.3施密特觸發器
8.3.1電路原理
8.3.2施密特觸發器的套用
本章小結
習題8
第9章數/模與模/數轉換電路
9.1概述
9.2數/模轉換器
9.2.1權電阻網路D/A轉換器
9.2.2倒T形電阻網路D/A轉換器
9.3模/數轉換器
9.3.1模/數轉換的基本原理
9.3.2直接A/D轉換器
9.3.3間接A/D轉換器
本章小結
習題9
附錄A電晶體和液晶顯示器基礎
附錄B邏輯門的符號
參考文獻
