基本信息
出版社: 機械工業出版社; 第1版 (2002年1月1日)
平裝: 333頁
正文語種: 簡體中文
開本: 16
ISBN: 7111099559
條形碼: 9787111099550
商品尺寸: 25.6 x 18 x 1.8 cm
商品重量: 558 g
品牌: 機械工業出版社
ASIN: B0011ASIS4
內容簡介
本書是適應21世紀需要的“數字邏輯設計與VHDL描述”教材。本書在保留“數字電路與邏輯設計”的系統性和完整性基礎上，詳細介紹了用VHDL硬體描述語言對數字電路和系統進行描述和設計的方法。全書包括數字邏輯設計基礎，以CMOS為主的數字積體電路，組合電路的分析、設計和描述，時序電路的分析、設計和描述，可程式邏輯器件，數字系統的描述和設計。全書強調基本概念和基本方法，每章都有相當數量的習題和思考題。
本書可作高等院校通信與信息專業的教材，也可作為相關技術人員參`考和培訓教材。
第1章 數制與編碼
1．1 進位計數制
1．1．1 基數和權
1．1．2 二進制數之間的轉換
1．1．3 十進制數和非十進制數之間的轉換
1．2 二-十進制編碼
1．2．1 幾種二-十進制編碼
1．2．2 二-十進制代碼的加法
1．3 格雷(Gray)碼
1．4 差錯檢測碼
1．4．1 奇偶校驗碼
1．4．2 五中取二碼和六中取二碼
1．5 習題
第2章 邏輯代數基礎
2．1 基本概念
2．1．1 邏輯變數和邏輯函式
2．1．2 基本邏輯運算
2．1．3 導出邏輯運算
2．1．4 邏輯函式的表示方法
2．2 邏輯代數的定理和規則
2．2. 1 邏輯代數的基本定律
2．2．2 常用公式
2．2．3 展開定理
2．2．4 邏輯代數的三個規則
2．3 邏輯函式的標準表達式
2．3．1 標準"與或"式
2．3．2 標準"或與"式
2．3．3 不完全確定的邏輯函式
2．4 邏輯函式的化簡方法
2．4．1 邏輯函式式的化簡目標
2．4．2 代數化簡法
2．4．3 卡諾圖法化簡邏輯函式
2．5 習題
第3章 集成邏輯門電路
3．1 概述
3．1．1 電壓電平
3．1．2 正邏輯和負邏輯
3．2 MOS電晶體
3．2．1 MOS電晶體的分類
3．2．2 MOS管的三個工作區
3．2．3 MOS管的開關時間
3．3 CMOS反相器
3．3．1 CMOS反相器的結構及工作原理
3．3．2 CMOS反相器的電壓傳輸特性
3．3．3 CMOS反相器的功耗
3．3．4 CMOS反相器的開關時間
3．4 CMOS其他邏輯門電路
3．4．1 CMOS與非門
3．4．2 CMOS或非門
3．4．3 門的輸入端數的擴展
3．4．4 緩衝門、與門及或門
3．4．5 CMOS與或非門和異或門
3．4．6 CMOS傳輸門
3．5 CMOS積體電路的輸出結構
3．5．1 推輓輸出
3．5．2 三態輸出
3．5．3 漏極開路輸出
3．5．4 施密特觸發器
3．6 CMOS邏輯系列
3．6．1 HC和HCT系列
3．6．2 VHC和VHCT
3．6．3 FAC和FACT
3．6．4 CMOS電路使用中應注意的問題
3．7 雙極型集成邏輯電路
3．7．1 晶體三極體非門
3．7．2 肖特基晶體三極體
3．8 TTL邏輯門電路
3．8．1 TTL與非門電路
3．8．2 LSTTL或非門
3．8．3 TTL系列
3．8．4 TTL電路使用中注意的問題
3．9 ECL邏輯電路
3．9．1 基本ECL電路
3．9．2 ECL系列
3．9．3 ECL電路使用中應注意的問題
3．10 邏輯門的混合邏輯符號
3．10．1 緩衝門的混合邏輯符號
3．10．2 與門和與非門的混合邏輯符號
3．10．3 或門及或非門的混合邏輯符號
3．11 習題
第4章 組合邏輯電路
4．1 組合邏輯電路的分析
4．1．1 組合邏輯電路的分析步驟
4．1．2 分析舉例
4．2 中規模組合邏輯電路
4．2．1 編碼器
4．2．2 解碼器
4．2．3 數據選擇器
4．2．4 加法器
4．2．5 數值比較器
4．2．6 奇偶校驗器
4．3 組合邏輯電路的綜合
4．4 組合邏輯電路中的競爭與冒險
4．5 習題
第5章 VHDL描述組台邏輯電路
5．1 硬體描述語言VHDL
5．2 VHDL描述的基本結構
5．3 數據類型、運算符和表達式
5．4 VHDL的庫和包
5．5 並行處理語句
5．6 順序描述語句
5．7 結構描述語句
5．8 VHDL描述組合邏輯電路
5．9 習題
第6章 集成觸發器
6．1 觸發器的基本特性及其記憶作用
6．2 電位型觸發器
6．3 時鐘控制的集成觸發器
6．4 觸發器的邏輯符號
6．5 CMOS觸發器
6．6 集成觸發器的時間參數
6．7 觸發器的VHDL描述
6．8 習題
第7章 時序邏輯電路的分析、設計和描述
7．1 時序電路基礎
7．2 常用同步時序電路的分析
7．3 常用時序電路的設計
7．4 異步計數器
7．5 中規模時序積體電路
7．6 一般時序電路的分析和設計
7．7 習題
第8章 可程式邏輯器件
8．1 概述
8．2 唯讀存儲器ROM
8．3 可程式陣列邏輯(PAL)
8．4 通用陣列邏輯(GAL)
8．5 可擦除可程式的邏輯器件(EPLD)
8．6 複雜的可程式邏輯器件(CPLD)
8．7 現場可程式門陣列(FPGA)的特點
8．8 習題
第9章 數字系統設計
9．1 層次化結構設計
9．2 自頂向下設計方法
9．3 複數運算器的設計
9．4 習題
參考文獻
