公司簡介
北京盛茂華科科技有限公司成立於2010年，是一家國內領先的積體電路分析服務和設計服務供應商。擁有最專業的電路分析、專利分析和版圖再設計服務團隊，採用國際領先的晶片分析、設計工具，累計解剖拍照的晶片種類超過200個品種，設計服務的晶片種類超過100個品種。公司願景
通過向客戶提供高效、無縫、低風險和低成本的分析服務而成為國內領先的電路分析、專利分析和晶片仿製的服務提供商。對客戶的價值：把精力集中在核心業務上，更快發布自己的IC產品，使自主智慧財產權價值最大化，保護自主研發成果
.主要業務
北京盛茂華科科技有限公司設計主營業務：晶片提取，版圖設計，電路整理，仿真驗證等。設計團隊有多年的IC反向經驗，具有CMOS、BiCMOS、BCD等各種類型工藝的反向能力。設計晶片種類包括ADC、電源管理、DSP、感測器、消費電子類晶片等，熟練掌握IC反向全套流程。1.去層拍照：根據客戶提供的樣品以及需求進行解剖、拍照等化學處理。
2.網表提取：工程師根據客戶的不同需求，完成並提交客戶晶片指定模組的網表數據。通過質量保證體系的檢驗，無論是數字電路網表還是模擬電路網表都能保證極高的品質。對於數字電路，我們將交付門級網表，而模擬電路則提供管級網表。
3.版圖設計：工程師根據客戶的不同需求，完成並提交與客戶晶片指定模組的版圖一致的版圖數據。同時工程師將配合客戶選取儘可能與參考晶片設計工藝一致或接近的目標晶片代工工藝線，並確保最終得到的版圖數據可以滿足目標工藝線的DRC和LVS檢查。版圖設計完畢後將交付GDSII格式檔案，該格式為工業標準版圖格式。
4.電路整理：網表提取得到的門級或管子級稱為平面化網表。我們將平面化網錶轉化為平面化電路圖並整理成為可反映晶片原始設計思想的易於理解的層次化電路，能夠大大加快工程師對提取電路的理解。整理後的電路圖稱為層次化電路圖。
5.仿真驗證：電路整理後可以通過導出SPICE網表進行電路仿真或者將數據轉換成Cadence格式，使用CadenceAnalogEnvironment進行仿真驗證。
