《VerilogHDL數字設計與結合（第二版）：國外電子通信教材》
作 者:(美)Samir Palnitkar
出版社:電子工業出版社
ISBN:712100468
原價:￥29
目錄:
第一部分Verilog基礎知識
第1章VerilogHDL數字設計綜述
1.1數字電路CAD技術的發展歷史
1.2硬體描述語言的出現
1.3典型設計流程
1.4硬體描述語言的意義
1.5VerilogHDL的優點
1.6硬體描述語言的發展趨勢
第2章層次建模的概念
2.1設計方法學
2.2四位脈動進位計數器
2.3模組
2.4模組實例
2.5邏輯仿真的構成
2.6舉例
2.7小結
2.8習題
第3章基本概念
3.1詞法約定
3.2數據類型
3.3系統任務和編譯指令
3.4小結
3.5習題
第4章模組和連線埠
4.1模組
4.2連線埠
4.3層次命名
4.4小結
4.5習題
第5章門級建模
5.1門的類型
5.2門延遲
5.3小結
5.4習題
第6章數據流建模
6.1連續賦值語句
6.2延遲
6.3表達式、操作符和運算元
6.4操作符類型
6.5舉例
6.6小結
6.7習題
第7章行為級建模
7.1結構化過程語句
7.2過程賦值語句
7.3時序控制
7.4條件語句
7.5多路分支語句
7.6循環語句
7.7順序塊和並行塊
7.8生成塊
7.9舉例
7.10小結
7.11習題
第8章任務和函式
8.1任務和函式的區別
8.2任務
8.3函式
8.4小結
8.5習題
第9章實用建模技術
9.1過程連續賦值
9.2改寫參數
9.3條件編譯和執行
9.4時間尺度
……
第二部分Verilog高級主題
第三部分附錄
參考文獻
譯者後記
-簡介:
本書重點關注如何套用Verilog語言進行數字電路和系統的設計和驗證，而不僅僅講解語法。全書從基本概念講起，並逐漸過渡到程式語言接口以及邏輯綜合等高級主題。書中的內容全部符合VerilogHDLIEEE1364-2001標準。本書適合電子、計算機、自動控制等專業的學習數字電路設計的大學本科高年級學生閱讀，也適合數字系統設計工程師和已具有多年Verilog設計工作經驗的資深工程師參考。
