Verilog HDL設計與實戰

內容介紹

《Verilog HDL設計與實戰》分為四個部分：ModelSim仿真工具與QuartusⅡ開發工具的基本操作、VerilogHDL的語法介紹、FPGA實例設計和基於Qsys的NiosⅡ實例設計。首先介紹QuartusII的基本操作，包括工程的新建、代碼的編輯、原理圖的設計、VerilogHDL的代碼設計、基於QuartusⅡ和ModelSim的波形仿真及FPGA配置檔案的下載等與FPGA設計有關的基本操作。之後配合VerilogHDL程式實例以VerilogHDL知識點的方式逐個介紹它的基本語法。然後，以實例為切入點，從簡單到複雜，介紹組合電路的建模、時序電路的建模和綜合實例的設計。最後，在NiosII的講解中，介紹基於Qsys的最小NiosII系統的搭建，基於Qsys的NiosⅡ自帶的IP模組的使用，包括PIO模組、UART模組、定時器模組和SPI模組的套用，以及基於Qsys的自定義外設與自定義指令的套用實例。