產品介紹
PowerPC的E500是飛思卡爾（FreeScale）基於Power Architecture的32位微處理器核心。
其核心是與舊的PowerPC系列E規格以及電源ISAv.2.03兼容。它具有雙執行緒，7級流水線的FPU（從版本2.0起），32/32KIB數據和指令的L1高速快取和256，512或1024KiB的L2前端快取。速度範圍從533MHz到1.5 GHz的核心被設計為高度可配置的嵌入式套用的具體需求和滿足多核心運作和接口等功能的輔助套用處理單元（APU）。
E500 的主要套用於在SoC（System on a chip）網路處理器的高性能的PowerQUICC III系統，他們都有著一個共同的命名方案，MPC85xx。飛思卡爾的新QorIQ系列就是由PowerQUICC III進化而來，同時也將基於E500系列的核心。
系列版本
e500系列核心有三個版本，即e500v1，e500v2的e500mc。
64位版本的e500mc演變為E5500核心，並於2010年推出。
e500v2
e500v2相對於e500v1的關鍵改進包括：
物理地址空間從32位（4 GIB）增加至36位（64 GIB）（這種變化意味著，e500v2的設備會使用比e500v1基礎設備更先進的BSP，各種外圍設備移動到超過2 ^ 32的物理地址）。
增加了1GiB和4 GiB的可變頁面檔案大小
增加雙精度浮點支持。這是與任何其他的PowerPC浮點單元都不兼容，事實上該指令集與字元串和AltiVec指令是重疊的。
使MMU第二級4K頁面檔案的數組的大小和關聯性增加一倍
將數據高速快取未命中的最大值從3增加至5
增加了基於周期粒度循環的備用時間。
e500mc
飛思卡爾在2008年6月推出在e500mc QorIQ系列晶片。e500mc具有以下特點：
PowerISA v.2.06，其中包括為嵌入式平台提供的管理程式和虛擬化功能。
經典浮點單元已恢復。
在單個晶片上支持任何2到32個核心（不一定是同一類型的核心）。
支持的CoreNet通信構架以連線核心與數據通路加速器。
e500mc核心有獨立的L2高速快取，但是會像L3快取，記憶體控制器，套用特定的加速核心，I / O一樣，分享其他設施。
套用
PowerQUICC
85XX所有的PowerQUICC設備都基於e500v1或e500v2核心，其中大多數基於e500v2。
QorIQ
2008年6月，飛思卡爾發布QorIQ品牌，其微處理器都基於e500系列核心。
