1. 基本信息
modelsim電子系統分析及仿真出版社:電子工業出版社; 第1版 (2011年12月1日)
叢書名:工程設計與分析系列
平裝:296頁
正文語種:簡體中文
開本:16
ISBN:9787121149047
條形碼:9787121149047
商品尺寸: 25.8 x 18.2 x 1.4 cm
商品重量: 299 g
2. 內容簡介
《ModelSim電子系統分析及仿真》主要內容簡介：ModelSim是優秀的HDL仿真軟體之一，它能提供友好的仿真環境，是業界唯一的單核心支持VHDL和Verilog混合仿真的仿真器。它採用直接最佳化的編譯技術、Tcl/Tk技術和單一核心仿真技術，編譯仿真速度快，編譯的代碼與平台無關，便於保護IP核，個性化的圖形界面和用戶接口，為用戶加快調錯提供強有力的手段，是FPGA/ASIC設計的首選仿真軟體。《ModelSim電子系統分析及仿真》以ModelSim 6.1f版軟體為例，由淺入深、循序漸進地介紹了ModelSim 6.1f軟體各部分知識，包括ModelSim 6.1f的基礎知識、選單命令、庫和工程的建立與管理、Verilog/VHDL檔案的編譯仿真及採用多種方式分析仿真結果等知識。書中配有大量的插圖和詳細的講解，並結合實例講解使用ModelSim進行仿真操作的基本知識和方法技巧。
3. 圖書特點
（1）本書切合工程實際需求，業界最新、最全的ModelSim圖書。
（2）本書實例全部配有操作視頻，並有詳細的講解，視頻教學，輕鬆學習。
4.目錄
第1章 概述 1
1.1 IC設計與ModelSim 1
1.1.1 IC設計基本流程 1
1.1.2 ModelSim概述 3
1.2 ModelSim套用基本流程 5
1.2.1 創建工程及工程庫 5
1.2.2 創建新檔案 6
1.2.3 載入設計檔案 6
1.2.4 編譯源檔案 7
1.2.5 運行仿真 8
1.2.6 查看結果 9
1.2.7 工程調試 9
第2章 操作界面 11
2.1 整體界面 11
2.2 選單欄 12
2.2.1 File選單 12
2.2.2 Edit選單 16
2.2.3 View選單 19
2.2.4 Format選單 23
2.2.5 Compile選單 23
2.2.6 Simulate選單 25
2.2.7 Add選單 27
2.2.8 Tools選單 28
2.2.9 Window選單 33
2.2.10 Help選單 33
2.3 工具列 34
2.4 工作區 34
2.5 命令視窗 35
2.6 MDI視窗 36
2.6.1 源檔案視窗 37
2.6.2 波形視窗 37
2.6.3 列表視窗 38
2.6.4 數據流視窗 39
2.6.5 屬性視窗 39
2.6.6 進程視窗 40
2.6.7 對象視窗 40
2.6.8 存儲器視窗 40
2.7 界面的設定 41
2.7.1 定製用戶界面 41
2.7.2 設定界面參數 43
第3章 工程和庫 45
3.1 ModelSim工程 45
3.1.1 刪除原有工程 45
3.1.2 開始一個新工程 46
3.1.3 工程標籤 47
3.1.4 工程編譯 48
3.1.5 仿真環境配置 51
3.1.6 工程檔案組織 53
3.1.7 工程及檔案屬性設定 54
實例3-1 工程檔案管理 59
3.2 ModelSim庫 62
3.2.1 概述 62
3.2.2 庫的創建及管理 63
3.2.3 資源庫管理 65
3.2.4 導入FPGA的庫 65
第4章 ModelSim對不同語言的仿真 67
4.1 VHDL仿真 67
4.1.1 VHDL檔案編譯 67
4.1.2 VHDL設計最佳化 69
4.1.3 VHDL設計仿真 74
4.1.4 還原點和仿真恢復 79
4.1.5 TEXTIO的使用 80
實例4-1 VHDL設計的仿真全過程 82
4.2 Verilog仿真 87
4.2.1 Verilog檔案編譯 88
4.2.2 Verilog設計最佳化 89
4.2.3 Verilog設計仿真 89
4.2.4 還原點和仿真恢復 94
4.2.5 單元庫 94
4.2.6 系統任務和系統函式 95
4.2.7 編譯指令 97
實例4-2 32位浮點乘法器的Verilog仿真過程 98
4.3 systemC仿真 104
4.3.1 概述 104
4.3.2 SystemC檔案的編譯和連結 105
4.3.3 設計仿真和調試 110
4.3.4 常見錯誤 111
4.4 混合語言仿真 114
4.4.1 編譯過程與公共設計庫 114
4.4.2 映射數據類型 116
4.4.3 VHDL調用Verilog 120
4.4.4 Verilog調用VHDL 122
4.4.5 SystemC調用Verilog 122
4.4.6 Verilog調用SystemC 123
4.4.7 SystemC調用VHDL 124
4.4.8 VHDL調用SystemC 125
第5章 利用ModelSim進行仿真分析 127
5.1 仿真概述 127
5.2 WLF檔案和虛擬對象 128
5.2.1 保存仿真狀態 129
5.2.2 Dataset結構 131
5.2.3 Dataset管理 132
5.2.4 虛擬對象 134
5.3 利用波形編輯器產生激勵 137
5.3.1 創建波形 137
5.3.2 編輯波形 141
5.3.3 導出激勵檔案並使用 144
5.4 採用描述語言生成激勵 146
5.5 ModelSim波形分析 149
5.5.1 波形視窗和列表視窗 149
5.5.2 時間標記 151
5.5.3 視窗的縮放 151
5.5.4 在視窗中搜尋 153
5.5.5 視窗的格式編排 154
5.5.6 波形和列表的保存 157
5.5.7 信號匯流排 158
5.5.8 其他功能 159
5.5.9 波形比較 160
5.6 存儲器的查看和操作 165
5.6.1 存儲器的查看 166
5.6.2 存儲數據的導出 167
5.6.3 存儲器初始化 168
5.6.4 存儲器調試 168
5.7 數據流視窗的使用 169
5.7.1 概述 169
5.7.2 設計連通性分析 171
5.7.3 信號追蹤和查找 172
5.7.4 設定和保存列印 173
5.8 綜合實例 174
實例5-1 三分頻時鐘的分析 175
實例5-2 同步FIFO的仿真分析 181
實例5-3 基2的SRT除法器的仿真分析 186
第6章 ModelSim的協同仿真 194
6.1 ModelSim與Debussy的協同仿真 194
6.1.1 Debussy工具介紹 194
6.1.2 Debussy配置方法 199
實例6-1 與Debussy的協同仿真 202
6.2 ModelSim與Matlab的協同仿真 209
6.2.1 簡介 209
實例6-2 與Matlab的協同仿真 211
實例6-3 與Simulink的協同仿真 214
第7章 ModelSim對不同公司器件的後仿真 221
7.1 ModelSim對Altera器件的後仿真 221
7.1.1 QuartusⅡ簡介 221
7.1.2 後仿真流程 224
實例7-1 直接採用QuartusⅡ調用ModelSim進行仿真 224
實例7-2 先用QuartusⅡ創建工程，再用ModelSim進行時序仿真 235
7.2 ModelSim對Xilinx器件的後仿真 240
7.2.1 ISE簡介 241
7.2.2 後仿真流程 242
實例7-3 用ISE對全加器進行時序仿真 244
第8章 ModelSim的其他功能 252
8.1 C調試 252
8.1.1 概述 252
8.1.2 C步進調試與調試設定 254
8.2 ModelSim的剖析工具 255
8.2.1 運行性能剖析和存儲器剖析 255
8.2.2 查看性能剖析結果 256
8.2.3 查看存儲器剖析報告 258
8.2.4 保存結果 259
8.3 覆蓋率檢測 260
8.3.1 啟用代碼覆蓋 260
8.3.2 覆蓋率的查看 264
8.3.3 覆蓋率檢測的設定 267
8.3.4 覆蓋信息報告 267
8.4 信號探測 270
8.5 採用JobSpy控制批處理仿真 273
8.5.1 JobSpy功能與流程 273
8.5.2 運行JobSpy 274
第9章 ModelSim的檔案和腳本 277
9.1 SDF檔案 277
9.1.1 SDF檔案的指定和編譯 277
9.1.2 VHDL的SDF 279
9.1.3 Verilog的SDF 280
9.1.4 SDF檔案信息 282
9.2 VCD檔案 284
9.2.1 創建一個VCD檔案 284
9.2.2 使用VCD作為激勵 286
9.2.3 VCD任務 288
9.2.4 連線埠驅動數據 289
9.3 Tcl和DO檔案 291
9.3.1 Tcl命令 291
9.3.2 Tcl語法 292
9.3.3 ModelSim的Tcl時序命令 293
9.3.4 宏命令 294
