內容簡介
FPGA系統設計與實例本書可作為EDA技術及相關技術課程設計的參考書，也可供從事數字邏輯電路和系統設計的電子設計人員參考。
目錄
第1章 EDA技術與可程式邏輯器件
1.1 EDA技術概述
1.1.1 VHDL硬體描述語言
1.1.2 EDA工具開發流程
1.1.3 EDA的發展趨勢
1.2 可程式邏輯器件概述
1.2.1 基於乘積項的CPLD結構與工作原理
1.2.2 基於查找表（Look-Up-Table）的FPGA結構與工作原理
1.2.3 其他類型的FPGA、CPLD及工程選擇
1.3 FPGA/CPLD測試技術
1.4 CPLD和FPGA的編程與配置
1.4.1 利用ByteBlasterII並口下載電纜進行配置
1.4.2 利用ByteBlasterMV並口下載電纜進行配置
1.4.3 利用MasterBlaster串列/USB通信電纜進行配置
1.4.4 利用BitBlaster串列下載電纜進行配置
1.4.5 利用FPGA的專用晶片進行配置
1.4.6 使用單片機配置FPGA
1.4.7 使用CPLD配置FPGA
第2章 硬體描述語言VHDL
2.1 VHDL的特點
2.2 VHDL語言程式結構
2.2.1 VHDL庫
2.2.2 VHDL程式包
2.2.3 實體
2.2.4 結構體
2.2.5 配置
2.3 VHDL語言中的數據對象與數據類型
2.3.1 數據對象
2.3.2 數據類型
2.4 基本詞法單元與操作符
2.4.1 VHDL語言中的詞法單元包括注釋、數字、字元、字元串和位串
2.4.2 VHDL語言中的操作符
2.5 VHDL基本語句
2.5.1 並行語句
2.5.2 順序語句
2.6 VHDL語言與硬體電路的對應
2.6.1 組合邏輯電路的VHDL描述
2.6.2 時序邏輯電路的VHDL描述
2.7 有限狀態機
2.7.1 一般狀態機的設計
2.7.2 Moore型有限狀態機的設計
2.7.3mealy型有限狀態機的設計
2.7.4 狀態編碼及剩餘狀態處理
第3章 QuartusⅡ功能及套用
3.1 QuartusⅡ的設計流程
3.1.1 設計輸入
3.1.2 綜合
3.1.3 布局布線
3.1.4 時序分析
3.1.5 仿真
3.1.6 編程和配置
3.1.7 調試
3.1.8 系統級設計
3.2 原理圖設計方法
3.2.1 建立QuartusⅡ工程檔案
3.2.2 源檔案原理圖的輸入
3.2.3 時序仿真
3.3 VHDL文本輸入設計及引腳設定、下載和硬體測試
3.3.1 VHDL文本輸入設計方法
3.3.2 引腳設定、下載和硬體測試
3.3.3 對配置器件的編程下載
3.4 頂層電路的設計
3.5 LPM參數化宏功能模組與IP的套用
3.5.1 宏模組套用實例
3.5.2 在系統存儲器數據讀寫編輯器的套用
3.5.3 其他存儲器模組的定製與套用
3.5.4 LPM嵌入式鎖相環的調用
3.5.5 IP核的使用
3.6 Signal TapII嵌入式邏輯分析儀的使用
3.6.1 Signal TapII使用實例
3.6.2 SignalTapII的觸發信號的編輯
3.7 多種LPM模組套用實例
第4章 基於VHDL的簡單電路的設計
4.1 DAC0832接口電路
4.1.1 DAC0832 接口電路及功能
4.1.2 DAC0832接口電路的程式設計
4.2 LCD顯示器的控制電路
4.2.1 MDLS系列液晶顯示模組
4.2.2 顯示模組驅動電路的程式設計
4.3 LED顯示器的控制電路
4.3.1 LED靜態顯示控制電路
4.3.2 LED動態顯示控制電路
4.4 分頻器的設計
4.4.1 整數分頻器
4.4.2 非整數分頻器
4.4.3 可控分頻器的設計
4.5 並行脈衝控制電路
4.6 二進制振幅鍵控（ASK）調製器與解調器
4.6.1 二進制振幅鍵控（ASK）調製器與解調器原理
4.6.2ASK調製電路的VHDL程式
4.6.3 ASK解調電路的VHDL程式
第5章 基於VHDL的套用電路的設計
第6章 基於FPGA的綜合電路的設計
