內容介紹
內 容 簡 介本書在概述積體電路設計過程和步驟的基礎上，系統地論述了各種設計積體電路的方法，討論了全
定製法、定製法、半定製法以及可程式邏輯器件和邏輯單元陣列設計方法的特點和適用範圍。還討論了
高層次設計中的VHDL硬體描述語言和邏輯綜合。對各種計算機模擬工具及其算法做了細緻分析，其
中包括邏輯模擬、電路模擬、器件模擬和工藝模擬。此外，對SPICE電路模擬程式中的半導體器件模型
做了詳細介紹。最後討論了積體電路的版圖編輯與版圖驗證。
本書可作為大專院校微電子學和半導體專業、電子類專業本科生和研究生的教材，也可作為集成電
路晶片設計人員、微電子工程技術人員的參考書。
作品目錄
目錄第1章 設計過程概述
1.1積體電路設計方法和工具的變革
1.2設計系統的結構框架
1.3“自頂向下”與“由底向上”設計步驟
1.4典型的設計流程
1.5深亞微米電路設計對設計流程的影響
1.6ASIC及其分類
1.7不同設計方法的特點
第2章 各種設計方法
2.1全定製設計方法
2.2半定製設計方法
2.2.1有通道門陣列法
2.2.2門海法
2.3定製設計方法
2.3.1標準單元法
2.3.2通用單元法
2.4可程式邏輯器件設計方法
2.4.1PLD的結構與分類
2.4.2PLD的符號
2.4.3PAL
2.4.4GAL
2.4.5高密度PLD
2.4.6在系統內編程的PLD
2.4.7設計流程
2.5邏輯單元陣列設計方法
2.5.1LCA的結構與特點
2.5.2可配置邏輯功能塊
2.5.3輸入/輸出功能塊
2.5.4可程式的內部連線資源
2.5.5配置用存儲器
2.5.6設計流程
2.5.7編程
第3章 硬體描述語言VHDL
3.1硬體描述語言的特點
3.2VHDL中的設計實體
3.2.1實體說明
3.2.2實體構造
3.3VHDL中的對象和數據類型
3.3.1數的類型和它的字面值
3.3.2數據類型
3.3.3對象的說明
3.3.4VHDL中數的運算
3.4行為描述
3.4.1對象的賦值
3.4.2並發進程
3.4.3並行信號賦值語句
3.4.4進程語句
3.4.5順序賦值語句
3.4.6順序控制
3.4.7斷言語句
3.4.8子程式
3.5結構描述
3.5.1元件和例元
3.5.2規則結構
3.5.3參數化設計
3.5.4結構與行為混合描述
3.6設計共享
3.6.1程式包
3.6.2庫
3.6.3元件配置
第4章 邏輯綜合
4.1邏輯綜合的作用
4.2邏輯函式與多維體表示
4.2.1邏輯函式的真值表表示
4.2.2三種輸入集合
4.2.3邏輯多維空間
4.2.4多維體與布爾表達式
4.2.5邏輯函式的覆蓋
4.3邏輯多維空間的基本運算
4.3.1包含與吸收
4.3.2相交與交積
4.3.3相容與星積
4.3.4求補和銳積
4.4組合邏輯的綜合
4.4.1邏輯綜合的基本思路
4.4.2質蘊涵體集合的獲得
4.4.3覆蓋的最小化
第5章 邏輯模擬
5.1邏輯模擬的作用
5.2邏輯模型
5.2.1邏輯信號值
5.2.2邏輯求值
5.2.3基本邏輯元件
5.2.4信號延遲
5.2.5邏輯信號強度
5.3邏輯模擬算法
5.3.1編排級數法
5.3.2事件驅動法
5.3.3邏輯模擬器內部數據表格
第6章 電路模擬
6.1電路分析的作用
6.2SPICE2的功能
6.3SPICE2使用舉例
6.4SPICE2的結構
6.5SPICE2的流程
6.6動態存儲與存放格式
6.7建立電路方程
6.8求解方法
6.8.1線性電路的直流分析
6.8.2非線性電路的直流分析
6.8.3交流分析
6.8.4瞬態分析
6.8.5收斂問題
第7章 SPICE中的器件模型
7.1對器件模型的要求
7.2二極體模型
7.3雙極型電晶體模型
7.4結型場效應電晶體模型
7.5MOS場效應電晶體模型
7.5.1MOS1模型
7.5.2MOS2模型
7.5.3MOS3模型
7.5.4電容模型
7.5.5小信號模型
7.5.6串聯電阻的影響
7.6BSIM短溝道MOS管模型
7.6.1BSIM1模型
7.6.2BSIM2模型
7.6.3BSIM3模型
7.7器件模型參數的提取
第8章 器件模擬
8.1器件模擬的作用
8.2一維器件模擬
8.3二維器件模擬
8.4器件模擬程式套用舉例
第9章 工藝模擬
9.1工藝模擬的作用
9.2工藝模擬的求解方法
9.3工藝模擬程式中的工藝模型
9.4工藝模擬程式的套用舉例
第10章 計算機輔助版圖設計與驗證
10.1版圖的基本概念
10.1.1版圖中的圖素與分層
10.1.2版圖單元與版圖的層次化結構
10.1.3版圖上的注釋
10.1.4版圖的工藝
10.1.5版圖單元庫
10.1.6版圖數據交換檔案
10.2版圖的互動編輯
10.2.1基本的圖形操作
10.2.2層次化的圖形操作
10.2.3圖形編輯的環境設定
10.3版圖驗證
10.3.1版圖的電學結構
10.3.2設計規則檢查
10.3.3版圖的電學驗證
10.4掩膜生成
參考文獻
附錄Ⅰ 算法基礎
附錄Ⅱ CIF格式
