圖書信息
出版社: 科學出版社; 第1版 (2007年2月1日)
叢書名: 普通高等教育“十一五”國家級規劃教材
平裝: 411頁
正文語種: 簡體中文
開本: 16
ISBN: 7030184491
條形碼: 9787030184498
尺寸: 26 x 18.5 x 1.5 cm
重量: 621 g
內容簡介
《現代計算機組成原理》提供了基於VHDL和EDA技術的關於CPU和計算機系統的設計理論和設計技術方面較完整和豐富的內容。其中有基於微程式控制模式的8位CISC模型CPU設計技術；基於狀態機控制模式的16位CISC CPU設計技術；MCS51系列單片機兼容型單片機IP軟核系統設計方法；基於流水線技術的16位RISC CPU設計技術，以及基於SOPC技術的32位NiosⅡ軟核嵌入式系統軟硬體設計技術。從授課內容到實驗形式都能與目前國外計算機組成原理與計算機體系結構等同類課程的教學和實驗有較好的接軌。全書內容新穎實用，吸收了歐美許多高校的計算機組成原理同類課程教學和實驗方面的基本內容。書中每一章中都安排了對應的習題和實驗，首次為國內高校就這一課程的教學改革和相關實驗內容的延拓提供了實用的教材。《現代計算機組成原理》可作為計算機專業的本科生、研究生的教科書，或是作為傳統的計算機組成原理課的教學與實驗的補充資料，也可作為電子類各專業高年級本科生、研究生系統設計參考教材，或相關領域工程技術人員基於EDA技術的片上系統開發套用的參考書。
目錄
第1章 概述
1.1 現代計算機組成原理課的任務
1.1.1 問題的提出
1.1.2 探索解決問題的方法
1.2 EDA技術
1.3 FPGA器件
1.3.1 FPGA的發展歷程
1.3.2 Cyclone系列FPGA
1.4 硬體描述語言VHDL
1.5 EDA設計流程
1.6 QuartusⅡ簡介
1.7 CISC和RISC處理器
1.8 FPGA在現代計算機領域中的套用
第2章 VHDL與Quartusll套用
2.1 VHDL基本語句語法
2.1.1 組合電路的VHDL描述
2.1.2 VHDL語句結構
2.2 時序電路描述
2.2.1 D觸發器描述
2.2.2 時序描述相關語法規則
2.2.3 實現時序電路的VHDL不同表述
2.3 全加器描述及相關語法
2.3.1 半加器描述
2.3.2 CASE語句
2.3.3 例化語句
2.4 計數器設計及相關語法
2.5 一般計數器設計
2.5.1 相關語法說明
2.5.2 程式功能和語法分析
2.5.3 含並行置位的移位暫存器設計
2.6 Quartusll6.0使用嚮導
2.6.1 建立工作庫資料夾和編輯設計檔案
2.6.2 創建工程
2.6.3 編譯前設定
2.6.4 全程編譯
2.6.5 時序仿真
2.6.6 套用RTL電路圖觀察器
2.6.7 引腳鎖定設定和下載
2.6.8 配置檔案下載
2.6.9 AS模式和JTAG間接模式編程配置器件
2.7 嵌入式邏輯分析儀使用方法
2.8 原理圖輸入設計方法
習題
實驗與設計
2.1 組合電路的設計
2.2 時序電路的設計
2.3 含異步清零和同步時鐘使能的加法計數器的設計
2.4 用原理圖輸入法設計8位全加器
第3章 VHDL深入
3.1 數據對象
3.1.1 常數
3.1.2 變數
3.1.3 信號
3.1.4 進程中的信號賦值與變數賦值
3.2 IF語句概述
3.3 進程語句歸納
3.3.1 進程語句格式
3.3.2 進程結構組成
3.3.3 進程要點
3.4 並行語句例解
3.5 仿真延時
3.5.1 固有延時
3.5.2 傳輸延時
3.5.3 仿真6
3.6 有限狀態機
3.6.1 數據類型定義語句
3.6.2 一般有限狀態機的設計
3.6.3 Moore型狀態機
3.6.4 mealy型狀態機
3.7 雙向和三態電路信號賦值
3.7.1 三態門設計
3.7.2 雙向連線埠設計
3.7.3 三態匯流排電路設計
習題
實驗與設計
3.1 7段數碼顯示解碼器設計
3.2 數控分頻器的設計
3.3 8位十六進制頻率計設計
3.4 ADC0809採樣控制電路實現
3.5 序列檢測器設計
第4章 CPU功能模組設計
4.1 8位CPU功能與結構
4.2 CPU中的基本部件
4.2.1 算術邏輯單元
4.2.2 數據緩衝暫存器
4.2.3 移位運算器
4.2.4.程式存儲器與數據存儲器
4.2.5 先進先出存儲器FIFO
4.2.6 流水線乘法累加器
4.2.7 程式計數器與地址暫存器
4.2.8 指令暫存器
4.2.9 指令解碼器與控制器
4.2.10 時序產生器
4.3 數據通路設計
4.3.1 模型機的數據通路
4.3.2 模型機的電路結構
4.4 在系統存儲器數據讀寫編輯器套用
4.5 嵌入式鎖相環調用
4.5.1 建立嵌入式鎖相環元件
4.5.2 測試鎖相環
習題
實驗與設計
4.1 算術邏輯運算單元ALU設計實驗
4.2 帶進位算術邏輯運算單元ALU設計實驗
4.3 移位運算器設計實驗
4.4 LPM—ROM實驗
4.5 LPM—RAM實驗
4.6 LPM—FIFO實驗
4.7 FPGA與外部16位：RAM接口實驗
4.8 微控制器實驗1：節拍脈衝發生器時序電路實驗
4.9 微控制器實驗2：程式計數器PC與地址暫存器AR實驗
4.10 微控制器實驗3：微控制器組成實驗
4.11 正弦信號發生器設計
第5章 8位CISC計算機設計
5.1 8位CPU結構
5.2 指令系統的結構及功能的確定
5.3 8位CPU的硬體系統設計
5.4 具有移位功能的CPU設計
5.5 含更多指令的CPU模型機設計
5.6 8051單片機IP軟核套用系統構建
習題
實驗與設計
第6章 16位CISC CPU設計
6.1 頂層系統設計
6.2 CPU基本部件設計
6.3 CPU的時序仿真與實現
6.4 應用程式設計實例
習題
實驗與設計
第7章 流水線結構RISC CPU設計
7.1 流水線的一般概念
7.2 流水線中的主要問題及處理
7.3 流水線的性能評價
習題
實驗與設計
第8章 16位流水線CPU設計
8.1 流水線CPU的結構
8.2 指令系統設計
8.3 數據通路設計
8.4 流水線各段設計和功能描述
習題
實驗與設計
第9章 32位IP軟核嵌入式系統
9.1 Nios/NiosⅡ軟核處理器
9.2 Nios軟核處理器及其設計流程
9.3 32位NiosⅡ系統設計
9.4 自定製Avalon匯流排外設
9.5 DMA
9.6 自定製硬體指令
第10章 NiosⅡ嵌入式系統軟硬體設計
10.1 NiosⅡ基本硬體系統構建
10.2 NiosⅡ軟體設計與運行流程
10.3 加入用戶自定義組件設計
10.4 加入用戶自定義指令設計
10.5 Flash編程下載
習題
實驗與設計
附錄 GW48-CP+實驗系統相關資料
一、GW48-CP+系統實驗信號名與晶片引腳對照表
二、實驗電路結構圖
參考文獻
