內容簡介
本書為普通高等教育“十一五”國家級規劃教材。全書共分11章，主要內容包括：數制與編碼、邏輯代數基礎、集成邏輯門、組合邏輯電路、觸發器、時序邏輯電路、 脈衝波形的產生與整形、存儲器和可程式邏輯器件、數/模和模/數轉換器、VHDL硬體描述語言簡介、VHDL數字系統設計實例等。書中各章均選用了較多的典型實例，並配有相當數量的習題，便於讀者聯繫實際，靈活運用。 本書可作為高等學校通信、電子工程、自動控制、工業自動化、檢測技術及電子技術套用等相關專業本科和專科生“數字電路”課程的基本教材和教學參考書，也可作為相關工程技術人員的參考書
圖書目錄
第1章 數制與編碼 1
1.1 數字邏輯電路概述 1
1.2 數制 2
1.2.1 進位計數制 2
1.2.2 進位計數制之間的轉換 4
1.3 編碼 7
1.3.1 帶符號數的編碼 7
1.3.2 二-十進制編碼（BCD碼） 9
1.3.3 可靠性編碼 10
1.3.4 字元代碼 11
本章小結 12
習題1 12
第2章 邏輯代數基礎 14
2.1 邏輯代數的基本運算 14
2.1.1 邏輯函式的基本概念 14
2.1.2 三種基本邏輯運算 14
2.2 邏輯代數的基本定律和運算規則 16
2.2.1 基本定律 16
2.2.2 三個重要規則 17
2.2.3 若干常用公式 18
2.3 複合邏輯和常用邏輯門 19
2.3.1 複合邏輯運算和複合門 19
2.3.2 常用邏輯門及邏輯函式表達式的常用形式 21
2.3.3 常用邏輯門的等效符號及有效電平 23
2.4 邏輯函式的兩種標準形式 24
2.4.1 最小項和標準與或式 25
2.4.2 最大項和標準或與式 26
2.5 邏輯函式的化簡方法 27
2.5.1 代數化簡法 27
2.5.2 卡諾圖化簡法 28
2.5.3 具有無關項的邏輯函式及其化簡 35
本章小結 36
習題2 37
第3章 集成邏輯門 41
3.1 數字積體電路的分類 41
3.2 TTL集成邏輯門 42
3.2.1 TTL與非門的工作原理 42
3.2.2 TTL與非門的特性與參數 44
3.2.3 TTL積體電路系列 48
3.2.4 集電極開路門和三態門 50
3.3 CMOS集成邏輯門 53
3.3.1 CMOS反相器 54
3.3.2 CMOS邏輯門 55
3.3.3 CMOS傳輸門 56
3.3.4 CMOS積體電路系列 56
3.4 集成門電路在使用中的實際問題 57
3.4.1 TTL電路與CMOS電路的接口 57
3.4.2 CMOS電路的使用注意事項 59
本章小結 59
習題3 59
第4章 組合邏輯電路 63
4.1 組合邏輯電路的分析 63
4.2 組合邏輯電路的設計 65
4.3 常用中規模組合邏輯器件及套用 68
4.3.1 編碼器 68
4.3.2 解碼器 71
4.3.3 數據選擇器 78
4.3.4 數據分配器 82
4.3.5 數值比較器 83
4.3.6 加法器 85
4.4 組合邏輯電路中的競爭與冒險 88
本章小結 91
習題4 91
第5章 觸發器 96
5.1 基本RS觸發器 96
5.1.1 基本RS觸發器的電路結構和工作原理 96
5.1.2 基本RS觸發器的功能描述 97
5.2 時鐘控制的觸發器 98
5.2.1 鍾控 RS觸發器 99
5.2.2 鍾控 D觸發器（數據鎖存器） 100
5.2.3 鍾控 JK觸發器 101
5.2.4 鍾控 T觸發器和T′觸發器 102
5.2.5 電平觸發方式的工作特點 103
5.3 集成觸發器 103
5.3.1 主從JK觸發器 103
5.3.2 邊沿觸發器 106
5.4 觸發器的邏輯符號及時序圖 108
5.4.1 觸發器的邏輯符號 108
5.4.2 時序圖 109
本章小結 111
習題5 111
第6章 時序邏輯電路 114
6.1 時序邏輯電路概述 114
6.1.1 時序邏輯電路的特點 114
6.1.2 時序邏輯電路的分類 115
6.1.3 時序邏輯電路的功能描述 116
6.2 同步時序邏輯電路的分析 118
6.2.1 同步時序邏輯電路的一般分析步驟 118
6.2.2 同步時序邏輯電路分析舉例 118
6.3 異步時序邏輯電路的分析方法 121
6.4 同步時序邏輯電路的設計方法 123
6.4.1 同步時序邏輯電路的一般設計步驟 123
6.4.2 同步時序邏輯電路設計舉例 130
6.5 計數器 134
6.5.1 計數器的基本概念 134
6.5.2 同步二進制計數器和同步十進制計數器 134
6.5.3 集成計數器 137
6.6 集成暫存器和移位暫存器 149
6.6.1 暫存器 149
6.6.2 移位暫存器 150
6.6.3 移位型計數器 154
6.7 序列信號發生器 158
6.7.1 順序脈衝發生器 158
6.7.2 序列信號發生器 159
本章小結 165
習題6 166
第7章 脈衝波形的產生與整形 173
7.1 概述 173
7.1.1 脈衝產生電路和整形電路的特點 173
7.1.2 脈衝電路的基本分析方法 173
7.2 555定時器及其套用 174
7.2.1 555定時器的結構與功能 174
7.2.2 555定時器的典型套用 175
7.3 集成單穩態觸發器 180
7.4 石英晶體振盪器 183
7.4.1 石英晶體 183
7.4.2 石英晶體多諧振盪器 184
7.4.3 石英晶體振盪器 187
本章小結 187
習題7 188
第8章 存儲器和可程式邏輯器件 192
8.1 半導體存儲器概述 192
8.2 唯讀存儲器(ROM) 193
8.2.1 ROM的結構 193
8.2.2 ROM的類型 194
8.2.3 ROM的套用 197
8.3 隨機存取存儲器(RAM) 200
8.3.1 RAM的基本結構 200
8.3.2 RAM的存儲單元 201
8.4 存儲器容量的擴展 202
8.5 可程式邏輯器件簡介 204
8.5.1 概述 204
8.5.2 PLD電路的表示方法 205
8.5.3 低密度可程式邏輯器件 206
8.5.4 高密度可程式邏輯器件 212
8.5.5 可程式邏輯器件的開發 220
本章小結 223
習題8 224
第9章 數/模和模/數轉換器 227
9.1 概述 227
9.2 D/A轉換器 227
9.2.1 D/A轉換器的基本工作原理 227
9.2.2 D/A轉換器的主要電路形式 228
9.2.3 D/A轉換器的主要技術指標 230
9.2.4 8位集成D/A轉換器DAC0832 231
9.3 A/D轉換器 233
9.3.1 A/D轉換器的基本工作原理 233
9.3.2 A/D轉換器的主要電路形式 235
9.3.3 A/D轉換器的主要技術指標 241
9.3.4 8位集成A/D轉換器ADC0809 242
本章小結 244
習題9 244
第10章 VHDL硬體描述語言簡介 246
10.1 概述 246
10.2 VHDL程式的基本結構 247
10.2.1 實體 247
10.2.2 結構體 248
10.2.3 庫和程式包 249
10.2.4 配置 250
10.3 VHDL的基本語法 251
10.3.1 數據對象 251
10.3.2 數據類型 252
10.3.3 運算操作符 254
10.4 VHDL的主要描述語句 255
10.4.1 順序描述語句 255
10.4.2 並行描述語句 260
10.5 有限狀態機的設計 263
10.6 VHDL描述實例 267
10.6.1 組合電路的描述 267
10.6.2 時序電路的描述 274
本章小結 286
習題10 287
第11章 VHDL數字系統設計實例 288
11.1 數字系統設計簡介 288
11.1.1 數字系統的基本結構 288
11.1.2 數字系統的基本設計方法 288
11.2 數字系統設計實例 289
11.2.1 簡易電子琴 289
11.2.2 用狀態機設計的交通信號控制系統 293
11.2.3 函式信號發生器 300
11.2.4 基於DDS的正弦信號發生器 303
附錄一 常用邏輯符號對照表 308
附錄二 各章專用名詞漢英對照 309
附錄三 數字積體電路的型號命名法 313
附錄四 常用數字積體電路功能分類
索引表 314
參考文獻 316
