基本信息
作者： (美)Greg Osborn
譯者： 宋廷強 高樹靜
叢書名： 計算機科學叢書
出版社：機械工業出版社
ISBN：9787111322818
上架時間：2011-2-24
出版日期：2011 年4月
開本：16開
頁碼：1
版次：1-1
內容簡介
《嵌入式微控制器與處理器設計》全面講述了嵌入式微處理器與微控制器的基礎知識，書中沒有簡單羅列各種嵌入式微控制器的電氣特性、物理特性以及具體使用等內容，也沒有羅列具體開發工具及開發軟體的具體使用，而是關注於讓讀者理解微控制器背後的基本概念和設計方法，從全局上把握嵌入式微處理器與微控制器的發展、現狀以及主要技術等內容。全書內容覆蓋嵌入式微控制器、軟/硬體調試、模/數轉換、外設接口、數位訊號處理以及模糊邏輯等主要概念，以便使讀者更好地理解和把握嵌入式系統的設計方法和設計理念。
《嵌入式微控制器與處理器設計》強調嵌入式微處理器及微控制器的架構和技術特點，使其更適合用作高校電子電氣工程、計算機以及工程技術類相關專業的教材，還可用作專業嵌入式微控制器設計人員的參考書。
目錄
《嵌入式微控制器與處理器設計》
出版者的話
譯者序
前言
第1章嵌入式處理器
1.0微控制器
1.1微控制器市場
1.2數據路徑
1.3商用微控制器
1.4soc核心處理器
1.5soc單元相對銷售量
1.6超大規模積體電路（vlsi）晶片設計工具
1.7ip核
1.8指令集體系結構
1.9投資與回報
1.10半導體技術的發展
參考文獻
第2章微控制器體系結構
2.0單片計算機
2.1約翰·馮·諾依曼
.2.2計算機體系結構
2.3半導體技術
2.3.1小規模積體電路
2.3.2硬體匯流排
2.3.3智慧型外圍接口
2.3.4標準i/o接口
2.4msi和lsi
2.5電子計算器
2.6微處理器
2.6.1套用型數據處理
2.6.2intel i4004
2.6.3intel i8080
2.7微處理器外設
2.8intel i8051微控制器
2.9risc簡介
2.9.1risc處理器
2.9.2risc的協同作用
2.9.3risc市場
2.10無晶圓半導體公司
2.10.1risc ip核
2.10.2risc工藝流程
2.11嵌入式控制器ip核
2.11.1cisc ip核
2.11.2risc ip核
2.11.3第三方ip核
2.12專用處理器
2.13本章小結
習題
參考文獻
第3章嵌入式微控制器技術
3.0積體電路
3.1摩爾定律
3.1.1微處理器的性能
3.1.2實現技術
3.1.3阿姆達爾定律
3.1.4技術融合
3.2設計抽象
3.2.1指令集體系結構
3.2.2處理器家族
3.3risc和cisc
3.3.1處理器技術
3.3.2性能評估
3.3.3程式指令
3.3.4指令成本
3.3.5微代碼指令
3.4存儲器技術
3.4.1局部性
3.4.2存儲器分級
3.4.3高速快取
3.4.4一級快取和二級快取
3.4.5數據暫存器
3.4.6指令佇列
3.4.7分支指令
3.4.8存儲器訪問延遲
3.4.9高速快取模組
3.5指令處理
3.5.1彙編語言
3.5.2程式編譯器
3.5.3硬編碼指令
3.6程式設計
3.6.1程式代碼大小變化
3.6.2cisc指令集
3.7統一指令集
3.7.1工業標準軟體
3.7.2指令集擴展
3.8risc指令集體系結構
3.8.1微代碼
3.8.2微指令周期
3.8.3專用指令
3.8.4單周期指令
3.9處理器邏輯
3.9.1同步邏輯
3.9.2暫存器堆
3.9.3正交暫存器
3.9.4暫存器最佳化
3.9.5載入/存儲數據操作
3.10處理器功能劃分
3.10.1指令流水線
3.10.2執行單元
3.10.3流水線級
3.10.4流水線吞吐量
3.10.5順序執行
3.10.6分支執行
3.11五級流水線
3.11.1指令流水線阻塞
3.11.2分支預測表
3.11.3數據流水線阻塞
3.12本章小結
習題
參考文獻
第4章微控制器功能
4.0設備功能
4.1電晶體工藝
4.1.1cmos電晶體
4.1.2cmos功耗
4.1.3封裝
4.1.4工作溫度範圍
4.2存儲器工藝
4.2.1dram
4.2.2sram
4.2.3nvrwm
4.2.4eeprom
4.2.5flash工藝
4.2.6rom
4.3硬體特性
4.3.1配置字
4.3.2振盪器類型
4.3.3復位
4.3.4待機模式
4.3.5低功耗
4.3.6看門狗定時器
4.3.7線上編程
4.4數據輸入/輸出
4.4.1並行i/o
4.4.2三態i/o引腳
4.4.3記憶體映射i/o
4.5同步串列通信
習題
參考文獻
第5章程式設計
5.0程式設計
5.1輪詢程式
5.1.1程式流程
5.1.2程式時序
5.1.3連續任務
5.1.4任務時序
5.1.5連續多任務
5.2中斷
5.2.1異步時序
5.2.2中斷允許
5.2.3機器狀態
5.2.4延時
5.2.5上下文切換
5.2.6中斷向量
5.2.7中斷嵌套
5.2.8關鍵代碼
5.2.9中斷服務程式
5.3實時作業系統
5.4事件驅動系統
5.5核心
5.6系統分層
5.7風險
習題
參考文獻
第6章軟/硬體調試
6.0軟/硬體調試
6.1cots控制器工具
6.2嵌入式控制器工具
6.3首款晶片
6.4板級探針
6.5調試步驟
6.5.1軟體編輯
6.5.2編譯
6.5.3程式生成
6.5.4仿真器
6.5.5線上仿真
6.6soc調試策略
6.6.1soc軟體調試
6.6.2核心調試
6.6.3jtag/EJTAG規範
6.7arm soc調試
6.8mips soc調試
習題
參考文獻
第7章串列數據通信
7.0串列數據通信
7.1uart
7.1.1異步模式
7.1.2傳送/接收緩衝器
7.2串列外圍接口spi
7.3i2c匯流排
7.3.1i2c匯流排如何工作
7.3.2i2c匯流排術語
7.3.3匯流排傳輸術語
7.4can匯流排
7.5lin網路
7.6i2s匯流排
7.6.1i2s串列數據
7.6.2i2s 字選擇
7.6.3i2s匯流排時序
7.7irda
7.8usb匯流排
7.8.1usb拓撲
7.8.2usb構架
7.8.3usb物理連線
7.8.4usb接口
7.8.5usb 2.0 規範
7.9藍牙
7.9.1藍牙構架
7.9.2藍牙頻率
7.9.3藍牙網路
習題
參考文獻
第8章模數轉換
8.0模數轉換
8.1模數轉換概述
8.2換能器
8.3低通濾波器
8.4採樣
8.5香農採樣定理
8.6什麼是模數轉換器
8.6.1adc的解析度
8.6.2lsb和msb定義
8.6.3量化
8.6.4量化誤差
8.6.5偏置誤差
8.6.6微分非線性
8.6.7丟碼
8.6.8信噪比
8.7模數轉化算法
8.7.1逐次逼近
8.7.2sar adc結構
8.7.3flash adc
8.7.4集成adc
8.7.5流水線adc
8.7.6σ-δ轉換器
8.8過採樣
習題
參考文獻
第9章數位訊號處理
9.0數位訊號處理
9.1什麼是dsp
9.1.1濾波與合成
9.1.2dsp性能
9.1.3模擬信號轉換
9.2dsp控制器構架
9.3模擬濾波器
9.3.1濾波性能測試
9.3.2時域回響
9.3.3模擬低通濾波器
9.3.4有源模擬濾波器
9.3.5有源濾波器的比較
9.4數字濾波器
9.4.1fir濾波器
9.4.2fir濾波器的實現
9.4.3卷積
9.4.4iir濾波器
9.5信號變換
9.5.1相量模型
9.5.2傅立葉級數
9.5.3離散傅立葉級數
9.5.4傅立葉變換
9.5.5離散傅立葉變換
9.6快速傅立葉變換
9.6.1fft的執行
9.6.2dft蝶形變換
9.7表定址
習題
參考文獻
第10章模糊邏輯
10.0模糊邏輯
10.1模糊邏輯方法
10.2模糊感知
10.3模糊邏輯的術語
10.4模糊專家系統
10.4.1推理過程
10.4.2模糊化
10.4.3推理
10.4.4合成
10.4.5去模糊化
10.5語言變數
10.5.1使用語言變數
10.5.2模糊規則剖析
10.5.3語言變數的邏輯組合
10.6pid控制器
10.6.1時間語言變數
10.6.2語言變數比較
10.7模糊邏輯套用
10.8規則矩陣
10.8.1模糊邏輯的實現
10.8.2隸屬函式
10.8.3隸屬度輸入
10.8.4推理
10.9去模糊化
10.10調整與提升系統性能
習題
參考文獻
第11章8位微控制器
11.0通用微控制器
11.1微芯公司pic18f4520
11.1.1pic18f4520 harvard 體系結構
11.1.2指令流水線
11.1.3特性
11.1.4電源管理模式
11.1.5振盪器配置
11.1.6復位
11.1.7存儲器組織
11.1.8中斷結構
11.1.9輸入/輸出（i/o）連線埠
11.1.10定時器相關的功能
11.1.11定時器模組
11.1.12採樣/比較/pwm功能
11.1.13串列通信接口
11.1.14模數轉換
11.1.15模擬比較器
11.1.16cpu特性
11.1.17指令集
11.1.18電特性
11.2zilog z8 encore! xp f0830系列
11.2.1ez8 cpu描述
11.2.2z8 encore! cpu體系結構
11.2.3地址空間
11.2.4外設概述
11.2.5復位控制器和停止模式恢復
11.2.6低功耗模式
11.2.7通用輸入/輸出
11.2.8中斷控制器
11.2.9定時器
11.2.10watchdog定時器
11.2.11模數轉換器
11.2.12比較器
11.2.13flash存儲器
11.2.14非易失性數據存儲
11.2.15片上調試器
11.2.16振盪器控制
11.2.17ez8 cpu指令和編程
習題
參考文獻
第12章16位微控制器
12.016位處理器概述
12.1freescale s12xd 處理器概述
12.1.1xgate概述
12.1.2時鐘
12.1.3模/數轉換器（atd）
12.1.4增強型捕捉定時器（ect）
12.1.5脈寬調製（pwm）
12.1.6i2c匯流排
12.1.7can匯流排
12.1.8串列通信接口（sci）
12.1.9串列外圍接口（spi）
12.1.10定時中斷定時器（pit）
12.1.11電壓調整器（vreg）
12.1.12背景調試模組（bdm）
12.1.13中斷模組（xint）
12.1.14映射存儲器控制（mmc）
12.1.15調試（DBG）
12.1.16外部匯流排接口
12.1.17連線埠綜合模組
12.1.182k位元組eeprom（eetx2k）
12.1.19512k位元組flash模組（ftx512k4）
12.1.20安全性
12.2texas instruments msp430tm系列
12.2.1低功耗設計
12.2.2靈活的時鐘系統
12.2.3msp430 cpu
12.2.4操作模式
12.2.5fll+時鐘模組
12.2.6flash存儲控制器
12.2.7硬體多路器
12.2.8dma控制器
12.2.9數字i/o
12.2.10watchdog定時器
12.2.11定時器a和b
12.2.12usart
12.2.13usci
12.2.14adc12的功能
12.2.15dac12模組
12.2.16嵌入式仿真模組
習題
參考文獻
第13章智慧財產權soc核
13.0soc概述
13.1soc設計挑戰
13.1.1可配置處理器
13.1.2soc綜合
13.1.3可擴展處理器
13.1.4可擴展處理器替代rtl
13.1.5清晰的控制方案
13.2mips32 4k處理器核系列
13.2.14ke系列的主要特點
13.2.2執行單元
13.2.3乘除單元（MDU）
13.2.4記憶體管理單元（mmu）
13.2.5cache控制器
13.2.6匯流排接口單元（BIU）
13.2.7電源管理
13.2.8指令cache
13.2.9數據cache
13.2.10ejtag控制器
13.2.11系統協處理器
13.2.12用戶自定義指令（udi）
13.2.13指令流水線
13.2.14指令cache失效
13.2.15數據cache失效
13.2.16乘法/除法操作
13.2.17分支延遲
13.2.18記憶體管理
13.2.19操作模式
13.3arm1022e處理器概述
13.3.1處理器組成
13.3.2暫存器
13.3.3整數核
13.3.4整數核流水線
13.3.5記憶體管理單元
13.3.6cache和寫緩衝
13.3.7匯流排接口
13.3.8拓撲結構
13.3.9協處理器接口
13.3.10協處理器流水線
13.3.11調試單元
13.3.12掛起模式
13.3.13監視器調試模式
13.3.14時鐘和pll
13.3.15etm接口邏輯
13.3.16工作狀態
13.3.17狀態轉換
13.3.18在異常處理中切換狀態
13.3.19工作模式
習題
參考文獻
第14章Tensilica可配置ip核
14.0簡介：再談摩爾定律
14.1晶片設計工藝
14.1.1設計錯誤的晶片
14.1.2soc設計的基本趨勢
14.1.3每個系統都採用一個新的soc實現是不現實的
14.1.4納米技術
14.1.5soc設計改革
14.1.6soc可程式性
14.1.7可程式性與效率對比
14.1.8soc設計成功的關鍵
14.1.9改進的設計方法學用於soc設計
14.1.10可配置處理器作為構建模組
14.1.11使用自動生產的處理器快速進行soc開發
14.1.12起點：基本的接口和計算
14.1.13並行處理任務
14.1.14自動指令集發生的含義
14.2tensilica xtensa體系結構概述
14.3指令集設計原則
14.4tensilica xtensa處理器的獨有特性
14.5暫存器
14.6指令長度
14.7複合指令
14.8分支
14.9指令流水線
14.10有限的指令常數寬度
14.11短指令格式
14.12暫存器視窗
14.13xtensa l2總結
習題
參考文獻
第15章數位訊號處理器
15.0dsp概述
15.1tms320c55x
15.1.1tms320c55x的特性
15.1.2c55x的主要特徵
15.1.3指令集體系結構
15.1.4主要功能單元
15.1.5特殊屬性
15.1.6低功耗設計
15.1.7處理器片上外設
15.1.8仿真和測試
15.2analog devices公司ADSP�bf535 Blackfin處理器
15.2.1便攜低功耗體系結構
15.2.2系統集成
15.2.3處理器核
15.2.4存儲器體系結構
15.2.5事件處理
15.2.6dma控制器
15.2.7外部存儲控制
15.2.8異步控制器
15.2.9pci接口
15.2.10usb設備
15.2.11實時時鐘
15.2.12watchdog定時器
15.2.13定時器
15.2.14串口
15.2.15串列外設接口（spi）連線埠
15.2.16uart連線埠
15.2.17動態電源管理
15.2.18工作模式和狀態
習題
參考文獻
