定製積體電路
正文
按照用戶需要而專門設計製作的積體電路。定製積體電路有別於已經大量生產並標準化的通用積體電路。通用積體電路並不能滿足全部用戶的需要，研製新的電子系統常常需要各種各樣具有特殊功能或特殊技術指標的積體電路。解決這個問題的途徑通常有三：①用中、小規模積體電路和分立元件組合成新電路；②利用標準微處理器或微控制器編制軟體的辦法來實現所要求新電路的功能；③定製積體電路。其中定製積體電路已經成為積體電路發展的一個重要方面。定製積體電路按製作方式分為全定製積體電路和半定製積體電路。全定製積體電路 按照預期功能和技術指標而專門設計製成的積體電路。全部製造過程包括電路的邏輯設計、電路設計、掩模版設計製造、晶片工藝加工、組裝外殼、功能和參數測試等工序。這種積體電路製造周期長、成本高，主要是靠人工設計，製成後不易修改。但是性能比較理想，晶片面積小，片上集成度可以做得很高，並且適合於過渡到大量生產。
半定製積體電路 針對全定製積體電路研製周期長、耗費人力多、成本高等缺點，出現多種改進制作的新方法。
門陣列法 又稱母片法，將典型的門電路以陣列形式整齊排列，元件之間、單元電路之間互不連線，留出布線通道，並將其加工成半成品備用。然後，按用戶對定製積體電路的技術要求進行設計，將晶片上的元件連成各種單元功能電路（如門電路、觸發器、緩衝器、多路開關等），進而連成所需要的大規模積體電路。採用這種方法，從預先製備好的半成品母片出發，藉助於計算機輔助設計系統，只須完成一、兩塊連線用的掩模版再進行後工序加工，即可得到預期的電路。因此，研製周期大大縮短，成本降低、修改設計也很方便。它的技術性能雖略遜於全定製積體電路，但遠較其他方法優越。這種電路的缺點是：①元件與元件之間、單元與單元之間預留的空隙要足夠大，以便在形成各種積體電路布局、布線時有充分的餘地，因而晶片尺寸較大；②母片是按一定規格預製的,而定製積體電路的要求又各不相同,常使晶片上許多單元電路得不到利用；③每級組成的功能電路可能不同，走線長短可能差別很大，從而造成級間延遲時間不同，如設計不當還可能出現假信號。
單元電路庫設計法 採用這種方法設計定製積體電路要使用計算機輔助設計系統。事先將各種典型功能的單元電路設計好，並存進計算機的存儲器內備用。設計定製積體電路時,可按需要將其調出顯示在螢光屏上,用光筆或鍵盤進行編輯，組成符合要求的積體電路，並用計算機對此電路的參量進行模擬計算。在得到符合要求的設計後，配合圖形發生器製作掩模版，並轉入晶片工藝加工。由於設計的全過程都借用計算機,效率很高,可節省大量人力和時間，制出的電路技術性能也比較理想。但是，這種方法必須有較好的計算機輔助設計系統，還要預先儲備具有各種功能的單元電路才能實現。
設計電路版圖時，為便於布局和布線，各種功能的單元電路版圖都採用同一高度（寬度可不相同），以便於在設計電路時將所需的單元電路象積木塊似的組合在一起，再在布線通道中互連，形成預期的定製積體電路。這種設計法稱為標準單元設計法或多單元設計法，亦稱積木塊式設計法。用這種方法製作的積體電路，在工藝加工方面與全定製積體電路相似，所以又稱“假全定製積體電路”。
利用可程式序邏輯陣列電路 利用已有的可程式序邏輯陣列 （PLA）電路也可改制為所需的定製積體電路。由於可程式序邏輯陣列電路的掩模版是可程式序的，定製這類積體電路時，只須按要求改變一塊連線線的掩模版，再進行後步工序加工即可。此項工作也可藉助於計算機輔助設計系統，以節省人力和時間。這種電路測試容易，修改設計或改變電路功能也很方便。但制出的積體電路速度不高，晶片上元件利用率也不高，制出新的電路在功能與性能上不可能有很大的改變。這種方法常用於數字電路系統中的控制邏輯部分。
參考書目
Saburo Murogo, VLSI Design, John Wiley & Sons,New York,1982.
