簡介
IP核通常已經通過了設計驗證，設計人員以IP核為基礎進行設計，可以縮短設計所需的周期。IP核可以通過協定由一方提供給另一方，或由一方獨自占有。IP核的概念源於產品設計的專利證書和原始碼的著作權等。設計人員能夠以IP核為基礎進行專用積體電路或現場可程式邏輯門陣列的邏輯設計，以減少設計周期。
IP核分為軟核、硬核和固核。軟核通常是與工藝無關、具有暫存器傳輸級硬體描述語言描述的設計代碼，可以進行後續設計；硬核是前者通過邏輯綜合、布局、布線之後的一系列表徵文件，具有特定的工藝形式、物理實現方式；固核則通常介於上面兩者之間，它已經通過功能驗證、時序分析等過程，設計人員可以以邏輯門級網表的形式獲取。
積體電路設計
成電路設計（英語：Integrated circuit design, IC design），根據當前積體電路的集成規模，亦可稱之為超大規模積體電路設計（VLSI design），是指以積體電路、超大規模積體電路為目標的設計流程。
積體電路設計涉及對電子器件（例如電晶體、電阻器、電容器等）、器件間互連線模型的建立。所有的器件和互連線都需安置在一塊半導體襯底材料之上，這些組件通過半導體器件製造工藝（例如光刻等）安置在單一的矽襯底上，從而形成電路。目前最常使用的襯底材料是矽。設計人員會使用技術手段將矽襯底上各個器件之間相互電隔離，以控制整個晶片上各個器件之間的導電性能。PN結、金屬氧化物半導體場效應管等組成了積體電路器件的基礎結構，而由後者構成的互補式金屬氧化物半導體則憑藉其低靜態功耗、高集成度的優點成為數字積體電路中邏輯門的基礎構造。設計人員需要考慮電晶體、互連線的能量耗散，這一點與以往由分立電子器件開始構建電路不同，這是因為積體電路的所有器件都集成在一塊矽片上。金屬互連線的電遷移以及靜電放電對於微晶片上的器件通常有害，因此也是積體電路設計需要關注的課題。
隨著積體電路的規模不斷增大，其集成度已經達到深亞微米級（特徵尺寸在130納米以下），單個晶片集成的電晶體已經接近十億個。由於其極為複雜，積體電路設計相較簡單電路設計常常需要計算機輔助的設計方法學和技術手段。積體電路設計的研究範圍涵蓋了數字積體電路中數字邏輯的最佳化、網表實現，暫存器傳輸級硬體描述語言代碼的書寫，邏輯功能的驗證、仿真和時序分析，電路在硬體中連線的分布，模擬積體電路中運算放大器、電子濾波器等器件在晶片中的安置和混合信號的處理。相關的研究還包括硬體設計的電子設計自動化（EDA）、計算機輔助設計（CAD）方法學等，是電機工程學和計算機工程的一個子集。
對於數字積體電路來說，設計人員現在更多的是站在高級抽象層面，即暫存器傳輸級甚至更高的系統級（有人也稱之為行為級），使用硬體描述語言或高級建模語言來描述電路的邏輯、時序功能，而邏輯綜合可以自動將暫存器傳輸級的硬體描述語言轉換為邏輯門級的網表。對於簡單的電路，設計人員也可以用硬體描述語言直接描述邏輯門和觸發器之間的連線情況。網表經過進一步的功能驗證、布局、布線，可以產生用於工業製造的GDSII檔案，工廠根據該檔案就可以在晶圓上製造電路。模擬積體電路設計涉及了更加複雜的信號環境，對工程師的經驗有更高的要求，並且其設計的自動化程度遠不及數字積體電路。
逐步完成功能設計之後，設計規則會指明哪些設計匹配製造要求，而哪些設計不匹配，而這個規則本身也十分複雜。積體電路設計流程需要匹配數百條這樣的規則。在一定的設計約束下，積體電路物理版圖的布局、布線對於獲得理想速度、信號完整性、減少晶片面積來說至關重要。半導體器件製造的不可預測性使得積體電路設計的難度進一步提高。在積體電路設計領域，由於市場競爭的壓力，電子設計自動化等相關計算機輔助設計工具得到了廣泛的套用，工程師可以在計算機軟體的輔助下進行暫存器傳輸級設計、功能驗證、靜態時序分析、物理設計等流程。
系統晶片
系統晶片（英語： System on Chip，縮寫： SoC）是一個將電腦或其他電子系統集成到單一晶片的積體電路。系統晶片可以處理數位訊號、模擬信號、混合信號甚至更高頻率的信號。系統晶片常常套用在嵌入式系統中。系統晶片的集成規模很大，一般達到幾百萬門到幾千萬門。
儘管微控制器通常只有不到100 kB的隨機存取存儲器，但是事實上它是一種簡易的、功能弱化的單晶片系統，而“系統晶片”這個術語常被用來指功能更加強大的處理器，這些處理器可以運行Windows和Linux的某些版本。系統晶片更強的功能要求它具備外部存儲晶片，例如有的系統晶片配備了快閃記憶體。系統晶片往往可以連線額外的外部設備。系統晶片對半導體器件的集成規模提出了更高的要求。為了更好地執行更複雜的任務，一些系統晶片採用了多個處理器核心。
電子設計自動化
電子設計自動化（英語： Electronic design automation，縮寫： EDA）是指利用計算機輔助設計（CAD）軟體，來完成超大規模積體電路（VLSI）晶片的功能設計、綜合、驗證、物理設計（包括布局、布線、版圖、設計規則檢查等）等流程的設計方式。
現今數字電路非常模組化（參見積體電路設計、設計收斂、設計流程 (EDA)），產線最前端將設計流程標準化，把設計流程區分為許多“細胞”（cells），而暫不考慮技術，接著細胞則以特定的積體電路技術實現邏輯或其他電子功能。製造商通常會提供組件庫（libraries of components），以及符合標準模擬工具的模擬模型給生產流程。模擬 EDA 工具較不模組化，因為它需要更多的功能，零件間需要更多的互動，而零件一般說較不理想。
在電子產業中，由於半導體產業的規模日益擴大，EDA 扮演越來越重要的角色。使用這項技術的廠商多是從事半導體器件製造的代工製造商，以及使用 EDA 模擬軟體以評估生產情況的設計服務公司。EDA 工具也套用在現場可程式邏輯門陣列的程式設計上。
