簡要
低電壓差分訊號（Low-Voltage Differential Signaling， LVDS）是一種電子訊號系統，可滿足現今對高效能資料傳輸套用的需求，同時系統供電電壓減低到2伏特，適用於解析度高於SVGA的TFTLCD顯示裝置，目前已得到了廣泛的套用，甚至可以嵌入到FPGA、ASIC或其他元件身上。
LVDS與USB、1394一樣都是差分信號。1995年11月ANSI/TIA/EIA-644規劃“Electrical Characteristics of Low Voltage Differential Signaling (LVDS) Interface Circuits.”完成認證。1994年由國家半導體公司引進。LVDS是採用差分的傳輸方式，電壓輸出與接收端需要100歐姆的終端阻抗（Terminating Resistor）。LVDS允許採用點對點（Point-to-Point）與分支（Multi-Drop）的連線方式。實現差分信號使用MS（Microstrip）線路或ST（Stripline）線路。
參見
IEEE在兩個標準中對LVDS信號進行了定義。ANSI/TIA/EIA-644中，推薦最大速率為655Mbps，理論極限速率為1923Mbps。
LVDS信號傳輸組成
LVDS信號傳輸一般由三部分組成：差分信號傳送器，差分信號互聯器，差分信號接收器。
差分信號傳送器：將非平衡傳輸的TTL信號轉換成平衡傳輸的LVDS信號。通常由一個IC來完成，如：DS90C031
差分信號接收器：將平衡傳輸的LVDS信號轉換成非平衡傳輸的TTL信號。通常由一個IC來完成，如：DS90C032
差分信號互聯器：包括聯接線（電纜或者PCB走線），終端匹配電阻。按照IEEE規定，電阻為100歐。我們通常選擇為100，120歐。
LVDS信號電平特性
LVDS物理接口使用1.2V偏置電壓作為基準，提供大約400mV擺幅。
LVDS驅動器由一個驅動差分線對的電流源組成（通常電流為3.5mA），LVDS接收器具有很高的輸入阻抗，因此驅動器輸出的電流大部分都流過100Ω 的匹配電阻，並在接收器的輸入端產生大約350mV 的電壓。
電流源為恆流特性，終端電阻在100――120歐姆之間，則電壓擺動幅度為：3.5mA * 100 = 350mV ；3.5mA * 120 = 420mV 。
由於LVDS信號物理電平變化在0.85――1.55V之間，其由邏輯“0”電平到邏輯“1”電平變化的時間比TTL電平要快得多，所以LVDS更適合用來傳輸高速變化信號。其低壓特點，功耗也低。
採用低壓技術適應高速變化信號，在微電子設計中的例子很多，如：FPGA晶片的核心供電電壓為2。5V或1.8V；PC機的CPU核心電壓，PIII800EB為1.8V；數據傳輸領域中很多功能晶片都採用低電壓技術。
差分信號抗噪特性
從差分信號傳輸線路上可以看出，若是理想狀況，線路沒有干擾時，
在傳送側，可以形象理解為：
IN=IN+ - IN-
在接收側，可以理解為：
IN+ - IN-=OUT
所以：
OUT=IN
在實際線路傳輸中，線路存在干擾，並且同時出現在差分線對上，
在傳送側，仍然是：
IN=IN+ - IN-
線路傳輸干擾同時存在於差分對上，假設干擾為q，則接收則：
(IN+ + q)-(IN- + q)=IN+ - IN-=OUT
所以：
OUT=IN
噪聲被抑止掉。
上述可以形象理解差分方式抑止噪聲的能力。在實際晶片中，是在噪聲容限內，採用“比較”及“量化”來處理的。
LVDS接收器可以承受至少±1V的驅動器與接收器之間的地的電壓變化。由於LVDS驅動器典型的偏置電壓為+1.2V，地的電壓變化、驅動器偏置電壓以 及輕度耦合到的噪聲之和，在接收器的輸入端相對於接收器的地是共模電壓。這個共模範圍是：+0.2V～+2.2V。建議接收器的輸入電壓範圍為：0V～+ 2.4V。
抑止共模噪聲
抑止共模噪聲是DS（差分信號）的共同特性，如RS485,RS422電平，採用差分平衡傳輸，由於其電平幅度大，更不容易受干擾，適合工業現場不太惡劣環境下通訊。
