日本千葉大學教授。略歷
●出生年分：1946年（昭和21年）
●出身地：千葉縣山武市
●現住址：千葉縣四街道市
●學歷 ： 昭和40（1965）年.3千葉県立成東高校畢業,
昭和44.3千葉工/電気專業畢業
●職業 昭和44（1969）年.4-昭46（1971）年.3 NEC,
昭46（1971）年.4-昭48（1973）年.11 木更津技校/電助教,
昭48（1973）年.12-昭61（1986）年.3 千葉大學工學部電子專業助教,
昭61（1986）年.4-平2（1990）年.3,千葉大學工學部電子專業副教授
平2（1990）年.4-平6（1994）年.1，千葉大學工學部情報專業副教授,
平6（1994）年.2-平10（1998）年.4，千葉大學工學部情報專業教授,
平10（1998）年.4-，千葉大學工學部情報畫像專業教授。
●取得學位：工學博士（東京工業大學,昭59（1984）年.9）
●所屬學會：電子情報通信學會,情報處理學會,IEEE,日本信賴性學會
●研究方向：計算器科學/計算器結構/計算器硬體/VLSI設計/測試
●電子情報通信學會/IEEE資深會員
●愛好
☆ 園藝水果：葡萄(巨峰),柿子(富裕,次郎)
☆ 郊遊（爬山）
☆另外 釣魚/圍棋/保齡球
●家族：本人,妻子,長女
主要最近講授科目
●信息畫像工學演習（工學部/信息畫像工學科.1年級）
●計算器系統序論（工學部/信息畫像工學科.2年級）
●信息處理論（工學部/共生套用化學科.3年級）
●集成系統設計(大學院自然科學研究科智慧型信息科學專業(碩士課程))
●高信賴計算器系統設計II(大學院自然科學科信息科學專業(博士課程))
主要的最近校內委員
●原學科長（工學部原信息工學科）（平成13（2001）年）
●學科長（工學部信息畫像工學科）（平成15（2003）年）
●原學科長（工學部原信息工學科）（平成16（2004）年）
●學年負責（工學部信息畫像工學科）（平成14（2002）年入學）
●亞洲綜合性工學構造委員（工學部,信息環境部門代表）（平成16（2004）-18（2006）年）
●專業長(大學院自然科學研究科智慧型信息工學專業(碩士課程))（平成18（2006）年）
●電子通信學會(電子情報通信學會)會員（1971年-）
●情報處理學會會員（1974年-）
●IEEE會員（Computer Society）（1988年-）
●日本信賴性學會會員（1997年-）
●IEEE Defect and Fault Tolerance in VLSI Systems國際會議程式委員（1992年-）
●電子情報通信學會D分冊論文雜誌編輯委員會委員長（從1993年到1995年）
●電子情報通信學會集成功能信息系統(第2種)研究專業委員會委員長（從1997年到1999年）
●電子情報通信學會集成功能信息系統英文論文專刊編輯委員會委員長（2001年8月）
●電子情報通信學會耐故障系統研究專業委員會委員長（從2000年到2002年）
●電子情報通信學會"「ｲﾝﾀｰﾈｯﾄ環境でのデータ工學とﾃﾞｨﾍﾟﾝﾀﾞﾋﾞｨﾘﾃｨ」"日文論文專刊編輯委員會委員長（2002年9月）
●PRDC2002 (IEEE Pacific Rim International Symposium on dependable Computing 2002)執行委員長（2002年12月）
●DFT-VLSI2005(The 20th IEEE International Symposium on Fefect and Fault-Tolerance in VLSI Systems)
Program Chair（2005年10月）
●DFT-VLSI2006(The 21st IEEE International Symposium on Fefect and Fault-Tolerance in VLSI Systems)
General Chair（2006年10月）
研究概要
VLSI高信賴技術。
研究課題
●VLSI設計EDA(EDA)：Electronic Design Automation)
●高信賴VLSI設計
●高信賴產業系統
☆與企業的共同研究
論文
●Abderrahim Doumar* and Hideo Ito（*Cambridge University）: Detecting,
Diagnosing, and Tolerating Faults in SRAM-Based Field Programmable Gate Arrayys:
A Survey, IEEE Transactions on Very Large Scale Integration (VLSI) Systems,
Vol. 11, No.3, June, pp.386-405, 2003.
●Gang Zeng* and Hideo Ito（*大學院學生） : Hybrid Pattern BIST
for Low-Cost Core Testing Using Embedded FPGA Core, IEICE Trans. Inf. & Syst.,
Vol.E88-D, No.5, pp.984-992, May 2005.
●Gang Zeng* and Hideo Ito（*大學院學生） : X-Tolerant Test Data Compression
for SOC with Enhanced Diagnosis Capability, IEICE Trans. Inf. & Syst.,
Vol.E88-D, No.7, pp.1662-1670, July 2005.
●Kazuteru Namba and Hideo Ito : Deterministic Delay Fault BIST
Using Adjacency Test Pattern Generation, IEICE Trans. Inf. & Syst.,
Vol.E88-D, No.9, pp.2135-2142, Sep. 2005.
●Kazuteru Namba and Hideo Ito : Scan Design for Two-Pattern Test
without Extra latches, IEICE Trans. Inf. & Syst., Vol.E88-D, No.12,
pp.2777-2785, Dec., 2005.
●Gang Zeng* and Hideo Ito（*大學院學生） : Concurrent Core Testing
for SOC Using Merged Test Set and Scan Tree, IEICE Trans. Inf. & Syst.,
Vol.E89-D, No.3, pp.1157-1164, March, 2006.
●Kazuteru Namba and Hideo Ito : Proposal of Testable Multi-Context FPGA
Architecture, IEICE Trans. Inf. & Syst., Vol.E89-D, No.5, pp.1687-1693, May, 2006.
●Kazuteru Namba and Hideo Ito : Redundant Design for Wallace Multiplier,
IEICE Trans. Inf. & Syst., Vol.E89-D, No.9, pp.2512-2524, Sep., 2006.
國際會議發表
●Gang Zeng* and Hideo Ito（*大學院學生） : Efficient Test Data decompression for
System-on-a-Chip Using an Embedded FPGA Core, IEEE International Symposium
on Defect and Fault Tolerantce in VLSI Systems (DFT'2003), (Boston,),
p.134-p.142, Nov. 3-5 (2003).
●Manabu Sueishi*, Masato Kitakami, and Hideo Ito（*大學院學生）：
Fault-Tolerant Message Switching Based on Wormhole Switching and Backtracking,
10th IEEE International Symposium on Pacific Rim Dependable Computing (PRDC 2004),
(TAHITI), p.183-p.190, March.3-5 (2004).
●Gang Zeng* and Hideo Ito（*大學院學生） : Hybrid BIST for System-on-a-Chip
Using an Embedded FPGA Core, 22nd IEEE International Symposium on VLSI
Test Symposium (VTS04), (Napa Valley, California), p.353-p.358, Apr.25-29 (2004).
●Gang Zeng* and Hideo Ito（*大學院學生） : Non-intrusive Test Compressionfor SOC
Using Embedded FPGA Core, 19th IEEE International Symposium on Defect and
Fault Tolerance in VLSI Systems (DFT2004), (Cannes, France), p.413-421,
Oct.11-13 (2004).
●Kentaroh Katoh*, Abderrahim Doumar**, and Hideo Ito（*大學院學生，
**Alakhawayn University, Morocco）：Design of On-Line Testing for SoC woth
IEEE P1500 Compliant Cores using Reconfigurable Hardware and Scan Shift,
11th IEEE International On-Line Testing Symposium (IOLTS 2005),
(Saint Raphael, French riviera, France), p.203-p.204, July 6-8-5 (2005).
●Gang Zeng* and Hideo Ito（*大學院學生） : Concurrent Core Test
for Test Cost Reduction Using Merged Test Set and Scan Tree,
2005 IEEE International Conference on Computer Design :
VLSI in Computers & Processors, (ICCD2005), (San Jose, California), pp.143-146,
Oct..2-5 (2005).
●Gang Zeng* and Hideo Ito（*大學院學生） : Concurrent Core Test for SOC
Using Shared Test Set and Scan Disable, Proceedings on Design, Automation
and Test Europe (DATE06), (Munich, Germany), pp.1045-1050, March 6-10 (2006).
●Kentaroh Katoh*, and Hideo Ito（*大學院學生）：Built-In Self-Test for PEs of
Coarse Grained Dynamically Reconfigurable Devices,
11th IEEEEuropian Test Symposium (ETS06), (Couthampton, United Kingdom),
pp.69-74, May 21-24 (2006).
●Yoichi SASAKI*, Kazuteru NAMBA, and Hideo Ito（*大學院學生） :
Soft Error Masking Circuit and Latch Using Schmit Trigger Circuit,
21th IEEE International Symposium on Defect and Fault Tolerance
in VLSI Systems (DFT2006), (Arlington, Washington D.C.), pp.327-335-, Oct.4-6 (2006).
研究會報告
●大冢陽介*，北神正人， 伊藤秀男（*大學院學生）：ソフトウェアを用いたPCS方式
ルーティング，電子情報通信學會，機能集積情報システム研究會，FIIS03, No.116,
pp.1-13（2003年3月7日）.
●徐 炳億*，難波一輝，伊藤 秀男（*大學院學生）：テスト數を小さくした
マルチコンテキストFPGAの故障検出，電子情報通信學會，機能集積情報システム研究會，
FIIS03, No.122, pp.1-7（2003年６月１３日）．
●末石學*，北神正人， 伊藤秀男（*大學院學生）：Wormhole方式を基にした
バックトラック可能な耐故障スイッチング，電子情報通信學會，ディペンダブル
コンピューティング研究會，Vol.103, No.134, pp.1-8（2003年６月２０日）.
●曾剛*，伊藤 秀男（*大學院學生）：Hybrid Pattern BIST for Core Test Using
an Embedded FPGA Core，電子情報通信學會，機能集積情報システム研究會，FIIS03,
No.123（2003年１０月１７日）．
●蔡伯川*，北神正人，伊藤 秀男（*大學院學生）：並列計算機におけるチェックポイント
取得レイテンシの削減法，電子情報通信學會，機能集積情報システム研究會，FIIS03,
No.124（2003年１０月１７日）．
●岡野雅典*，北神正人，伊藤 秀男（*大學院學生）：計算機資源の提供・募集が可能な
計算機クラスタ，電子情報通信學會，ディペンダブルコンピューティング研究會，
Vol.103, No.535, pp.43-48（2003年12月19日）
●加藤健太郎，伊藤秀男：プログラマブルコアを用いるSOCのBIST，第５０回FTC研究會,
p.1-p.6（2004年1月22日）.
●本田圭一*，難波一輝，伊藤 秀男（*大學院學生）：乗算器の冗長化による
高歩留り化設計の検討，電子情報通信學會，機能集積情報システム研究會，
FIIS04, No.132（2004年3月19日）．
●高橋孝太*，難波一輝，伊藤 秀男（*大學院學生）：決定論的遅延故障BISTの
ハードウェア量削減法，電子情報通信學會，機能集積情報システム研究會，FIIS04,
No.133（2004年3月19日）．
●小泉隼彥*，難波一輝，伊藤 秀男（*大學院學生）：６値論理を用いた
2パターンテストデータの圧縮，電子情報通信學會，機能集積情報システム研究會，
FIIS04, No.141（2004年6月11日）．
●加藤健太郎，Abderrahim Doumar*, 伊藤秀男（*Alakhawayn University）：
FPGA內臓SOCの観測スキャン利用オンラインチェック，第５１回FTC研究會,
p.1-p.8（2004年７月１５日）.
●難波一輝，伊藤 秀男：SoCの階層型ホモジーニアス欠陥救済方式，
第５１回FTC研究會, p.1-p.9（2004年７月１７日）.
●曾剛*，伊藤 秀男（*大學院學生）：Sharing Test Patterns
for Multiple Cores Using Scan Chain Disable，電子情報通信學會，
機能集積情報システム研究會，FIIS04, No.145（2004年10月29日）．
●鱷淵智弘*，難波一輝，伊藤 秀男（*大學院學生）：
アルゴリズムの改良による遅延故障BISTの迴路量削減，電子情報通信學會，
機能集積情報システム研究會，FIIS04, No.146（2004年10月29日）．
●Masato Kitakami，Manabu Sueishi*，Hideo Ito（*大學院學生）：
Fault-Tolerant Wormhole Switching with Backtracking Capability，電子情報通信學會，
機能集積情報システム研究會，FIIS05, No.153（2005年3月18日）．
●難波一輝，伊藤 秀男：欠陥救済Wallace 乗算器の設計，電子情報通信學會，
機能集積情報システム研究會，FIIS05, No.158（2005年6月10日）．
●曾剛*，伊藤 秀男（*大學院學生）：Low-Cost IP Core Test
Using Multiple-Mode Loading Scan Chain，電子情報通信學會，機能集積情報システム研究會，
FIIS05, No.164（2005年9月30日）．
●姚玉敏*，加藤健太郎，難波一輝，伊藤 秀男（*大學院學生）：
粗粒度動的再構成可能デバイスのＰＥ部テストのためのＤＦＴ，
第５４回FTC研究會, p.1-p.8（2006年1月１２日）.
●伊吹豊*，難波一輝，北神正人，伊藤 秀男（*大學院學生）：
情報検索サーバを用いたホームネットワークの設定自動化手法，
電子情報通信學會第種研究會，サイバーワールド（CW）第２回研究會，
pp.21-26（2006年1月20日）．
●川口裕太郎*，難波一輝，北神正人，伊藤 秀男（*大學院學生）：
RFIDを用いた情報家電操作支援システム，電子情報通信學會第種研究會，
サイバーワールド（CW）第２回研究會，pp.27-32（2006年1月20日）．
●榎本優二*，難波一輝，伊藤 秀男（*大學院學生）：
縮退故障検出可能な耐ソフトエラーラッチの提案と評価，電子情報通信學會，
機能集積情報システム研究會，FIIS06, No.173（2006年3月3日）．
●小泉隼彥*，難波一輝，伊藤 秀男（*大學院學生）：２－パターンテストデータ圧縮と
マルチスキャン操作，電子情報通信學會，機能集積情報システム研究會，
FIIS06, No.174（2006年3月3日）．
●加藤健太郎，姚玉敏*，難波一輝，伊藤 秀男（*大學院學生）：
粗粒度動的再構成可能デバイスのＰＥ部テストのためのＤＦＴ，電子情報通信學會，
ディペンダブルコンピューティングシステム研究會, p.1-p.8（2006年４月１４日）.
