VHDL數字系統設計[電子工業出版社出版書籍]

圖書內容

本書凝聚了編者十多年的教學科研經驗，分為基礎篇與進階篇，同時兼顧基礎理論與工程實踐。基礎篇共6章，第1章介紹了數字系統概論與EDA技術的發展趨勢；第2章結合例程系統性介紹VHDL硬體描述語言；第3、4章介紹了基於VHDL的組合邏輯電路、基本時序電路建模方法；第5章介紹了基於ASM圖的同步時序電路設計方法；第6章介紹了編者自主開發的EDA實驗平台與基於可程式晶片的數字系統設計流程。進階篇共3章，深入介紹了仿真、綜合、數字系統設計方法。書中最後展示了2個工程實例的設計方法。

本書內容全面，層次遞進，系統性強，結合暫存器傳輸級描述對語法及模組電路進行詳細講解，可以幫助於初學者的快速入門，同時配合編者自主開發的EDA實驗平台，可以對書中所有例程進行驗證。

目 錄

第一篇 基礎篇 （1）

第1章 數字系統設計與EDA技術 （3）

1.1 數字系統概念 （3）

1.2 電子設計發展歷史 （4）

1.3 EDA技術介紹 （5）

1.3.1 基本特徵 （5）

1.3.2 主要內容 （6）

1.3.3 EDA設計流程 （8）

1.4 IP核 （9）

1.4.1 軟IP （9）

1.4.2 固IP （9）

1.4.3 硬IP （9）

1.5 EDA套用與發展趨勢 （9）

第2章 VHDL語言基礎 （11）

2.1 硬體描述語言的特點 （11）

2.2 VHDL程式基本結構 （11）

2.3 VHDL程式主要構件 （13）

2.3.1 庫 （13）

2.3.2 實體 （14）

2.3.3 結構體 （15）

2.4 VHDL數據對象 （16）

2.4.1 常量 （16）

2.4.2 變數 （17）

2.4.3 信號 （17）

2.4.4 信號與變數的比較 （18）

2.5 VHDL數據類型 （19）

2.5.1 標準數據類型 （19）

2.5.2 用戶自定義數據類型 （20）

2.5.3 數據類型轉換 （21）

2.6 運算符 （21）

2.6.1 算術運算符 （21）

2.6.2 邏輯運算符 （22）

2.6.3 關係運算符 （22）

2.6.4 其他運算符 （22）

2.6.5 運算優先權 （22）

2.7 VHDL基本語句 （23）

2.7.1 並行語句 （23）

2.7.2 順序語句 （30）

2.7.3 屬性描述語句 （35）

2.8 測試基準 （41）

2.9 VHDL程式的其他構件 （41）

2.9.1 塊 （41）

2.9.2 函式 （43）

2.9.3 過程 （44）

2.9.4 程式包 （45）

2.10 結構體的描述方法 （47）

第3章 組合邏輯電路建模 （49）

3.1 組合邏輯電路的特點與組成 （49）

3.2 基本邏輯門電路的設計 （49）

3.3 解碼器 （51）

3.4 編碼器 （52）

3.5 加法器的設計 （53）

3.5.1 半加器與全加器 （53）

3.5.2 四位串列進位加法器 （55）

3.5.3 並行進位加法器 （56）

3.6 其他組合邏輯模組 （58）

3.6.1 選擇器 （58）

3.6.2 求補器 （60）

3.6.3 三態門 （61）

3.6.4 緩衝器 （61）

3.6.5 比較器 （63）

3.6.6 唯讀存儲器 （64）

3.6.7 隨機存儲器 （65）

第4章 基本時序邏輯電路建模 （67）

4.1 鎖存器 （67）

4.1.1 RS鎖存器 （67）

4.1.2 D鎖存器 （69）

4.2 觸發器 （70）

4.2.1 D觸發器 （70）

4.2.2 帶有 輸出的D觸發器 （72）

4.2.3 JK觸發器 （75）

4.2.4 T觸發器 （77）

4.3 多位暫存器 （78）

4.4 串進並出型移位暫存器 （79）

4.5 計數器 （80）

4.6 無符號數乘法器 （83）

第5章 同步時序電路設計 （86）

5.1 時序電路的特點與組成 （86）

5.2 設計實例——3位計數器 （88）

5.3 時序電路描述方法 （89）

5.3.1 ASM圖的組成 （90）

5.3.2 自動售郵票機 （92）

5.3.3 狀態分配與編碼 （92）

5.3.4 狀態最少化 （94）

5.4 ASM圖的硬體實現 （95）

5.4.1 計數器法 （95）

5.4.2 多路選擇器 （96）

5.4.3 定序法 （98）

5.4.4 微程式法 （99）

5.5 有限狀態機的VHDL實現 （100）

5.5.1 符號化狀態機 （101）

5.5.2 單進程狀態機 （104）

5.5.3 雙進程狀態機 （107）

5.5.4 三進程狀態機 （110）

5.6 設計實例1——序列檢測器 （113）

5.7 設計實例2——A/D採樣控制器 （115）

第6章 開發平台與Quartus II設計流程 （119）

6.1 SCUT-EDA開發平台 （119）

6.2 Quartus II軟體設計流程 （120）

6.2.1 基於Quartus II的數字系統設計流程 （120）

6.2.2 Quartus II軟體使用介紹 （121）

第二篇 進階篇 （139）

第7章 仿真 （141）

7.1 仿真（模擬）概述 （141）

7.1.1 仿真簡介 （141）

7.1.2 仿真的級別 （141）

7.2 仿真系統的構成 （142）

7.3 邏輯仿真模型 （142）

7.3.1 電路模型 （142）

7.3.2 元件模型 （143）

7.3.3 信號模型 （143）

7.3.4 延遲模型 （145）

7.4 邏輯仿真過程 （146）

7.5 簡單Testbench設計 （147）

7.5.1 VHDL仿真概述 （147）

7.5.2 Testbench程式基本結構 （148）

7.5.3 激勵信號的產生 （148）

7.5.4 Testbench設計實例 （156）

7.6 高級Testbench介紹 （161）

7.6.1 高級Testbench概述 （161）

7.6.2 檔案I/O的讀寫 （162）

7.6.3 VCD資料庫檔案 （166）

7.6.4 斷言語句 （167）

7.7 Modelsim軟體的使用 （171）

7.7.1 Modelsim軟體簡介 （171）

7.7.2 從Quartus II調用Modelsim軟體進行仿真 （171）

第8章 綜合與最佳化 （184）

8.1 綜合概述 （184）

8.1.1 綜合的層次 （184）

8.1.2 高層次綜合 （184）

8.1.3 邏輯綜合 （186）

8.1.4 可程式器件綜合 （190）

8.2 VHDL的可綜合性 （191）

8.2.1 VHDL可綜合類型 （192）

8.2.2 VHDL對象可綜合性 （193）

8.2.3 運算符 （196）

8.2.4 語句 （198）

8.3 設計最佳化問題的處理 （204）

8.3.1 暫存器的引入方法 （204）

8.3.2 避免引入不必要的暫存器 （212）

第9章 數字系統設計方法 （218）

9.1 數字系統自頂向下的設計層次 （218）

9.1.1 數字系統層次化結構 （218）

9.1.2 自頂向下設計方法 （219）

9.2 數字系統的一般劃分結構 （219）

9.3 模組劃分技術 （220）

9.4 疊代技術 （226）

9.4.1 空間疊代 （227）

9.4.2 時間疊代 （228）

9.4.3 二維疊代 （228）

第三篇 實踐篇 （233）

第10章 綜合實例 （235）

10.1 計程車計費實驗 （235）

10.1.1 設計要求 （235）

10.1.2 設計分析與設計思路 （235）

10.1.3 系統的設計與實現 （237）

10.1.4 波形仿真與分析 （243）

10.1.5 思考題 （245）

10.2 矩陣乘法 （245）

10.2.1 設計要求 （245）

10.2.2 設計分析與設計思路 （246）

10.2.3 系統的設計與實現 （248）

10.2.4 波形仿真與分析 （252）

參考文獻 （254）