一、主要性能：
1、以第二代多陣列矩陣（MAX）結構為基礎，是一種高性能CMOS EEPROM器件；
2、通過JTAG（Joint Text Action Group聯合測試組）接口可實現線上編程（ISP），本實驗板提供JTAG接口；
3、邏輯密度為2500個可用編程門電路，128個宏單元；
4、68條可程式I/O口，TTL邏輯電平為5V或3V；
5、引腳到引腳的邏輯延時為5.0ns，計數器工作頻率可達到151.5MHz；(開發板上提供的樣片是EPM7128SLC-15PC84,如需其它速度等級的晶片,購買時請說明。)
6、有集電極開路選擇，可程式宏單元觸發器，具有專有的清除（clear）、時鐘（clock）、輸出使能（OE）控制；
7、與不同電源電壓的系統接口，VCCIO引腳用於輸出緩衝器接到5V電源時，輸出電平與5V電源兼容，VCCIO引腳用於輸出緩衝器接到3.3V電源時，輸出電平與3.3V電源兼容，VCCINT用於內部電路和輸入緩衝器；
8、包括一個可程式的程式加密位，全面保護專利設計，防止程式被複製和讀出。
Max7128S Altera CPLD開發板是針對CPLD初、中級學習者設計，幫助
用戶降低學習成本和加快用戶快速進入可程式邏輯器件設計開發領域，提供一個幫助用戶快速開始可程式邏輯器件學習之旅的硬體平台。
本CPLD實驗平台提供大量的實用的實驗例程和豐富硬體資源，並介紹關於如何在本實驗平台上完成各個實驗過程，實現對板上資源的利用，從而使用戶獲得對CPLD器件的開發套用流程得到了解。實驗例程分為三個部分：基本實驗，接口實驗和綜合實驗，由淺入深，一步步引導用戶。
二、 硬體配置情況及實驗配套介紹
硬體配置
a) EPM7128S MAX7000系列Altera CPLD晶片
b)16個獨立式按鍵
c) 8段數碼管
d) 蜂鳴器
e) LED燈
f)雙色LED燈
三、實驗例程簡介及程式流程編寫說明
1．基礎實驗
1) 加法實驗
2) 減法實驗
3) 解碼器
4) 基本門電路
5) 四位比較器
6) 多路選擇器
7) 優先編碼器
8) 二進制到BCD碼轉換
這幾個實驗都比較簡單，目的是幫助用戶熟悉CPLD的基本開發流程
和一些常用的、基礎的數字電路。用戶簡單的看一下程式裡面的說明就可以理解了這些實驗了。
2．接口實驗
1) 跑馬燈實驗：
跑馬燈實驗在CPLD中設計了計數器，利用計數器輪流向LED燈發出高電平，點亮LED燈，實現跑馬燈的效果，用戶可以自己設計更多圖案的跑馬燈。
2) 8段數碼管實驗
8段數碼管測試實驗：以動態掃描方式在8位數碼管顯示數字，幫助用戶了解數碼管動態顯示的方法。
3) 蜂鳴器實驗
向蜂鳴器傳送一定頻率的方波可以使蜂鳴器發出相應的音調。
4)鍵盤實驗
按下相應的鍵使數碼管顯示值加一
5) 模擬交通燈實驗
模擬路口的紅黃綠交通燈的變化過程，用LED燈表示交通燈。
3 綜合實驗
1) 數字時鐘實驗
利用數碼管和CPLD設計的計數器實現一個數字時鐘，可以顯示小時，分鐘，秒，十分之一秒，百分之一秒。
2) 四位數字頻率計實驗
利用數碼管和CPLD設計的數字頻率計，最大可測頻率為9999Hz。
3) 八位並行加法器實驗
通過設計實驗，在實驗板上驗證八位並行加法器的正確性。
4) 八位可逆計數器實驗
通過設計實驗，在實驗板上驗證八位可逆計數器的正確性。
以上實驗例程的底層檔案都採用VHDL語言描述，頂層檔案採用原理圖的方式設計，以幫助初學者儘快的深入到VHDL的學習之中，同時掌握硬體電路的設計。所有實驗例程都基於MAX PLUS+ II工程，實驗的程式都在原始碼中有詳細的注釋，幫助用戶理解。各種器件的手冊資料都包含在光碟中。
