簡介
LvdsLVDS：Low-Voltage Differential Signaling 低電壓差分信號
1994年由美國國家半導體公司提出的一種信號傳輸模式，是一種電平標準，LVDS接口又稱RS-644匯流排接口，是20世紀90年代才出現的一種數據傳輸和接口技術。LVDS即低電壓差分信號，這種技術的核心是採用極低的電壓擺幅高速差動傳輸數據，可以實現點對點或一點對多點的連線，具有低功耗、低誤碼率、低串擾和低輻射等特點，其傳輸介質可以是銅質的PCB連線，也可 以是平衡電纜。LVDS在對信號完整性、低抖動及共模特性要求較高的系統中得到了越來越廣泛的套用。
LVDS技術用於簡單的線路驅動器和接收器物理層器件以及比較複雜的接口通信晶片組。通道鏈路晶片組多路復用和解多路復用慢速TTL信號線路以提供窄式高速低功耗LVDS接口。這些晶片組可以大幅節省系統的電纜和連線器成本，並且可以減少連線器所占面積所需的物理空間。LVDS解決方案為設計人員解決高速I/O接口問題提供了新選擇。LVDS為當今和未來的高頻寬數據傳輸套用提供毫瓦每千兆位的方案。
更先進的匯流排LVDS(BLVDS)是在LVDS基礎上面發展起來的，匯流排LVDS(BLVDS)是基於LVDS技術的匯流排接口電路的一個新系列，專門用於實現多點電纜或背板套用。它不同於標準的LVDS，提供增強的驅動電流，以處理多點套用中所需的雙重傳輸。BLVDS具備大約250mV的低壓差分信號以及快速的過渡時間。這可以讓產品達到自100Mbps至超過1Gbps的高數據傳輸速率。此外，低電壓擺幅可以降低功耗和噪聲至最小化。差分數據傳輸配置提供有源匯流排的+/-1V共模範圍和熱插拔器件。
BLVDS產品有兩種類型，可以為所有匯流排配置提供最最佳化的接口器件。兩個系列分別是：線路驅動器和接收器和串列器/解串器晶片組。 匯流排LVDS可以解決高速匯流排設計中面臨的許多挑戰。BLVDS無需特殊的終端上拉軌。它無需有源終端器件，利用常見的供電軌（3.3V或5V），採用簡單的終端配置，使接口器件的功耗最小化，產生很少的噪聲，支持業務卡熱插拔和以100Mbps的速率驅動重載多點匯流排。匯流排LVDS產品為設計人員解決高速多點匯流排接口問題提供了一個新選擇。
一般在工業領域或行業內部使用。廣泛套用於主機板顯示和液晶屏接口。
技術標準
目前，流行的LVDS技術規範有兩個標準：一個是 TIA/EIA（電訊工業聯盟/電子工業聯盟）的ANSI/TIA/EIA－644標準，另一個是 IEEE 1596.3標準。1995年11月，以美國國家半導體公司為主推出了ANSI/TIA/EIA－644標準。1996年3月，IEEE公布了IEEE 1596.3標準。這兩個標準注重於對LVDS接口的電特性、互連與線路端接等方面的規範，對於生產工藝、傳輸介質和供電電壓等則沒有明確。LVDS可采 用CMOS、GaAs或其他技術實現，其供電電壓可以從+5V到+3.3V，甚至更低；其傳輸介質可以是PCB連線，也可以是特製的電纜。標準推薦的最高數據傳輸速率是655Mbps，而理論上，在一個無衰耗的傳輸線上，LVDS的最高傳輸速率可達1.923Gbps。
特性
它在提供高數據傳輸率的同時會有很低的功耗，另外它還有許多其他的優勢：
1、低至2V的電源電壓兼容性
2、低噪聲
3、高噪聲抑制能力
4、可靠的信號傳輸
5、能夠集成到系統級IC內
6、使用LVDS技術的的產品數據速率可以從幾百Mbps到2Gbps。
7、它是電流驅動的，通過在接收端放置一個負載而得到電壓，當電流正向流動，接收端輸出為1，反之為0。
8、它的擺幅為250mv-450mv。
9、此技術基於ANSI/TIA/EIA-644LVDS接口標準。
接口標準
LVDS接口是LCD Panel通用的接口標準，大多用在7寸以上尺寸的顯示屏上。以8-bit Panel為例，包括5組傳輸線，其中4組是數據線，代表Tx0+/Tx0-... Tx3+/Tx3-。還有一組是時鐘信號，代表TxC+/TxC-。相應的在Panel一端有5組接收線。如果是6-bit Panel則只有3組數據線和一組時鐘線。
PVONTEK顯示LVDS轉接板
Lvds接口定義
20PIN單6定義：
1：電源2：電源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16空 17空 18空 19 空 20空
每組信號線之間的終端匹配電阻為100歐。
20PIN雙6定義：
1：電源2：電源3：地 4：地 5：R0- 6：R0+ 7：R1- 8：R1+ 9：R2- 10：R2+ 11：CLK- 12：CLK+ 13：RO1- 14：RO1+ 15：RO2- 16：RO2+ 17：RO3- 18：RO3+ 19：CLK1- 20：CLK1+
每組信號線之間的終端匹配電阻為100歐。
20PIN單8定義：
1：電源2：電源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：R3- 17：R3+
每組信號線之間的終端匹配電阻為100歐。
30PIN單6定義：
1： 空2：電源3：電源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：空- 21：空 22：空 23：空 24：空 25：空 26：空 27：空 28空 29空 30空
每組信號線之間的終端匹配電阻為100歐。
30PIN單8定義：
1： 空2：電源3：電源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：R3- 21：R3+ 22：地 23：空 24：空 25：空 26：空 27：空 28空 29空 30空
每組信號線之間的終端匹配電阻為100歐。
30PIN雙6定義：1： 電源2：電源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：地 17：RS0- 18：RS0+ 19：地 20：RS1- 21：RS1+ 22：地 23：RS2- 24：RS2+ 25：地 26：CLK2- 27：CLK2+
每組信號線之間的終端匹配電阻為100歐。
30PIN雙8定義：
1： 電源2：電源3：電源 4：空 5：空 6：空 7：地 8：R0- 9：R0+ 10：R1- 11：R1+ 12：R2- 13：R2+ 14：地 15：CLK- 16：CLK+ 17：地 18：R3- 19：R3+ 20：RB0-21：RB0+ 22：RB1- 23：RB1+ 24：地 25：RB2- 26：RB2+ 27：CLK2- 28：CLK2+ 29：RB3- 30：RB3+
每組信號線之間的終端匹配電阻為100歐。
一般14PIN、20PIN、30PIN為LVDS接口。
