簡介
IPCSMInputPortControllerSubModule輸入連線埠控制器的子模組相關資料
如果系統設計中不需要對多於數據匯流排數量的數字輸入端進行同時取樣,以上的74HC244和74HC257方案就完全可以適用.如果在系統設計中,要求必須同時取樣大量的數字輸入端,就必須在電路設計中使用鎖存器來鎖存數據.在電路設計中,經常使用的鎖存器是74HC374和74HC574,這兩種鎖存器的功能相當.由於74HC574的輸入引腳和輸出引腳分列在集成塊的兩邊,這樣的排列使製作印刷電路板時的布線比較簡單;另一方面,74HC574的輸出電容值為15pF,這個值與74HC244的輸出電容值幾乎一樣,因此在設計中一般選用74HC574,電路連線如圖3所示,使用鎖存器可以同時取樣大量的數據輸入端.
數據選擇器可以降低每條匯流排的負載電容值,而不能同時取樣數據輸入端.使用數據鎖存器,會增大數據匯流排的電容負載,這樣就必須在取樣數據線的數量和採用數據選擇器的數量之間找到一個恰當的點.
圖4給出了一個較好的解決方案.在電路中,移位暫存器74HC597被級聯在一起,並且與控制器的匯流排相連線,這樣可以給處理器提供大量的數字輸入引腳,同時每條匯流排上的電容負載值又可以達到最小.
74HC597是移位暫存器,它有8個觸發器與輸入引腳相連,這些觸發器是邊沿觸發的輸入鎖存器;同時,74HC597有另外的8個邊沿觸發的鎖存器串聯在一起,構成移位暫存器.在圖4中,當膠粘邏輯一個上升沿信號給RCLK時,數據輸入引腳的信號被同時取樣,接下來處理器通過膠粘邏輯傳送一個信號給SRLOAD,使取樣得到的數據從輸入鎖存器移入移位暫存器.在移位暫存器內,處理器通過SRCLK使數據每一時鐘周期移動一位,數據在READ端允許讀出時,由D0引腳送到數據匯流排上.
還可以對這個電路進行簡單變形,將74HC597的QH信號引腳通過一個多路緩衝器連線到每一條數據匯流排上,比如採用74HC244,這樣改進後,減少了處理串列數據的時間,並且可以一次讀出.
2數據輸入連線埠保護設計分析
前面已經討論了多種解決微處理器數據匯流排和外部設備接口的方法,下面將從實踐的角度討論避免系統外部干擾的方法.
在電路設計中,使CMOS器件的輸入端懸空是一種不良的設計習慣,因為CMOS器件是電壓控制,而未被連線的輸入端有靠近CMOS門檻電壓輸入的趨勢,使得晶片內部的三極體作不必要的開關動作,這既增加了噪聲干擾,又耗費了系統的功率.一般,使用上拉電阻或下拉電阻,把未被連線的輸入引腳與電源或接地點連線,使它們有一個確定的電壓值.CMOS輸入引腳的最大輸入電流非常小,只有1μA左右,因此選用1MΩ作為上拉電阻或下拉電阻.接口方式適合於輸入端少的情況,而對於現在面向攜帶型設備的SoC設計,不僅要求性能高、體積小,更要求功耗低.一般而言,SoC的靜態功耗很小,而對負載電容充放電的動態功耗很大.如果匯流排上掛著很多功能設備,那么會導致匯流排的電容負載很大.如果匯流排與片外設備聯繫,那么控制器還要驅動很長的片外連線以及片外設備.如果系統設計有許多數字輸入端,那么採用74HC244這種輸入方案就會有些問題.這是由於T2500三態輸出端的最小電容值為20pF,比SoC內部各節點的電容負載0.05pF高出三個量級,過多的VT8237連線會使處理器數據匯流排上的電容負載值比較大,使得數據匯流排無法接收數據.
