Hi3507

Hi3507是一款基於ARM9處理器核心以及視頻硬體加速引擎的高性能通信媒體處理器，具有高集成、可程式、支持H.264和MJPEG等多協定的優點，可廣泛套用於實時視頻通信、數字圖像監控、網路攝像機等領域。

Hi3507 處理器簡介

Hi3507是一款基於ARM9處理器核心以及視頻硬體加速引擎的高性

Hi3507晶片功能框圖

能通信媒體處理器，具有高集成、可程式、支持H.264和MJPEG等多協定的優點，可廣泛套用於實時視頻通信、數字圖像監控、網路攝像機等領域。視頻處理單元能夠支持H.264 Baseline Profile、MJPEG、JPEG等多種協定的實時編碼；支持高清720P@30fps，支持最大300萬象素的Jpeg抓拍。強大的H.264編碼算法極大的提高了視頻質量，並且能夠靈活的提供場編碼或者幀編碼，為客戶支持不同的顯示終端提供了方便；視頻處理單元還支持雙碼流編碼，即MJPEG和H264可以同時編碼。圖形處理單元能夠提供De-interlace算法處理、靈活的運動檢測；支持視頻、圖形縮放；支持OSD。豐富的外圍接口方便滿足設備規格需求，有效降低整機BOM成本。

Hi3507 晶片主要特點

CPU 核心

􀁺 ARM926EJ-S，16KB 指令Cache 和16KB 數據Cache
􀁺 內嵌2KB 指令緊耦合存儲器
􀁺 哈佛結構的32 位RISC 處理器
􀁺 內置MMU，支持多種開放式作業系統
􀁺 工作頻率可達到288MHz

視頻編碼

􀁺 H.264 Baseline [email protected] 編碼
􀁺 MJPEG/JPEG Baseline 編碼

視頻處理性能

􀁺 720P @30fps+QVGA@30fps
􀁺 支持JPEG 抓拍3M Pixels@5fps
􀁺 CBR/VBR 碼率控制，32kbit/s～20Mbit/s

圖形處理

􀁺 De-interLace 前處理
􀁺 視頻、圖形縮放
􀁺 4 個區域的前處理OSD 疊加
􀁺 4 層視頻後處理OSD 硬體圖像疊加
􀁺 對比度拉升、色彩增強
􀁺 4 個區域的視頻遮擋
􀁺 宏塊級的SAD、MV 信息輸出，支持靈活的運動偵測
􀁺 空域、時域去噪

音頻編碼

􀁺 可以通過ARM 核心實現多種音頻、語音編解碼功能
􀁺 支持雙向語音對講

安全引擎

􀁺 硬體實現AES/DES/3DES 多種加解密算法
􀁺 數字水印技術

視頻接口

􀁺 輸入：
− 1路BT.656/601 YCrCb 4:2:2，8bit，54MHz
− 1路SMPTE296M 720P高清接口，Y/C 4:2:2，16bit
− CCD和CMOS數字接口
􀁺 輸出：
− 1路BT.656 YCrCb 4:2:2, 8 bits

音頻接口

􀁺 2 個I2S 音頻接口
􀁺 8/16/32 位採樣位寬，採樣率可配置（4KHz～48KHz）

外圍接口

􀁺 PCI 接口
− 符合PCI V2.3通訊協定標準
− 兼容miniPCI
− 支持主從模式
􀁺 3 個UART 接口、IR 接口、I2C 接口、SPI 主從接口、GPIO 接口
􀁺 SDIO2.0 接口
􀁺 USB 1.1 Host 接口、USB 2.0 OTG 接口
􀁺 1 個MII 接口，支持10/100 Mbit/s 網路擴展
􀁺 支持RTC，RTC 可獨立供電

外部存儲器接口

􀁺 DDR2 SDRAM 接口
− 32/16 bit數據位寬
− 最大支持512MByte
􀁺 NOR Flash 接口
− 8 bit數據位寬
− 2個片選，每個片選最大支持32MByte

SDK

􀁺 提供基於Linux SDK 包
􀁺 提供H.264 的高性能PC 解碼庫

晶片物理規格

􀁺 功耗
− 600mW典型功耗
− 支持多級省電模式
􀁺 工作電壓
− 核心電壓：1.2V
− IO電壓：3.3V，容限電壓為5V
− DDR2 DRAM接口電壓：1.8V
􀁺 封裝
− 441 pin TFBGA封裝
− 0.8mm管腳間距，19mm×19mm

套用領域及典型套用圖

單片Hi3507 的高清IP CAMERA 套用

Hi3507高清網路攝像機解決方案

網路攝像機IP Camera