技術架構
Cortex—M0屬於ARMv6-M架構,包括1顆專為嵌入式套用而設計的ARM核、緊耦合的可嵌套中斷微控制器NVIC、可選的喚醒中斷控制器WIC,對外提供了基於AMBA結構(高級微控制器匯流排架構)的AHB-lite匯流排和基於CoreSight技術的SWD或JTAG調試接口,如圖所示。Cortex-M0微控制器的硬體實現包含多個可配置選項:中斷數量、WIC、睡眠模式和節能措施、存儲系統大小端模式、系統滴答時鐘等,半導體廠商可以根據套用需要選擇合理的配置。
Cortex-M0 架構
特點
1)能耗效率
CortexM0的運行效率很高(0.9DMIPS/MHz),能在較少的周期里完成一項任務。這意味著CortexM0可以在大部分的時間裡處於休眠狀態,消耗很少的能量,具有良好的能耗效率。同樣較小的邏輯門數也降低了待機電流。而高效的中斷控制器(NVIC)需要很小的中斷開銷。
2)代碼密度
Cortex-M0基於Thumb-2的指令集,比用8位或者16位架構實現的代碼還要少,因此用戶可以選擇具有較小Flash空間的晶片。可以降低系統功耗。
3) 易於使用
Cortex-M0適用於C語言編程,並且被許多編譯器支持。可以用C語言直接編程中斷例程,而無需使用彙編語言。同時Cortex-M0還被多種開發工具支持。包括很多開源的嵌入式作業系統同樣支持Cortex-M0。
套用領域
ARM憑藉其作為低能耗技術的領導者和創建超低能耗設備的主要推動者的豐富專業技術,使得Cortex-M0處理器在不到12K門的面積內能耗僅有85微瓦/MHz(0.085毫瓦)。該處理器把ARM的MCU路線圖擴展到超低能耗MCU和SoC套用中,如醫療器械、電子測量、照明、智慧型控制、遊戲裝置、緊湊型電源、電源和馬達控制、精密模擬系統和IEEE 802.15.4(ZigBee)及Z-Wave系統。Cortex-M0處理器還適合擁有諸如智慧型感測器和調節器的可程式混合信號市場,這些套用在傳統上一直要求使用獨立的模擬設備和數字設備。