74HC164

設備概述

8 位串入、並出移位暫存器

74HC164

74HC164、74HCT164 是高速矽門 CMOS 器件，與低功耗肖特基型 TTL (LSTTL) 器件的引腳兼容。74HC164、74HCT164 是 8 位邊沿觸髮式移位暫存器，串列輸入數據，然後並行輸出。數據通過兩個輸入端（DSA 或 DSB）之一串列輸入；任一輸入端可以用作高電平使能端，控制另一輸入端的數據輸入。兩個輸入端或者連線在一起，或者把不用的輸入端接高電平，一定不要懸空。

時鐘 (CP) 每次由低變高時，數據右移一位，輸入到 Q0， Q0 是兩個數據輸入端（DSA 和 DSB）的邏輯與，它將上升時鐘沿之前保持一個建立時間的長度。

主復位 (MR) 輸入端上的一個低電平將使其它所有輸入端都無效，同時非同步地清除暫存器，強制所有的輸出為低電平。

設備特性

門控串列數據輸入 異步中央復位 符合 JEDEC 標準 no. 7A 靜電放電 (ESD) 保護：

·HBM EIA/JESD22-A114-B 超過 2000 V

·MM EIA/JESD22-A115-A 超過 200 V 。 多種封裝形式 額定從 -40 °C 至 +85 °C 和 -40 °C 至 +125 °C 。

溫度區別

74HC164 ：下限溫度 -40度 上限溫度85度

54HC164： 下限溫度 -55度 上限溫度125度

極限參數

直流電壓 VDD：l-0.5V——7V

輸入鉗位電流 ：-20MA—20MA

輸出鉗位電流 ：-20MA—20MA

連續輸出電流：-25MA—25MA

通過VCC 或GND的電流：-50MA—50MA

74HC164

引腳焊接溫度：+265度

引腳說明

1 A B ：與門數據輸入端

2 QA—QH：並行數據輸出端

3 CLR： 異步清零輸入端

4 CLK：時鐘輸入端

74HC164

圖7－2 74HC164的引腳

5 內部參數

操作說明

真值表

1640

CLR CLK A B	QA QB QC QD QE QF QG QH
L -- -- --	L L L L L L L L
H L -- --	QA0 QB0 QC0 QD0 QE0 QF0 QG0 QH0
H 上升 H H	H QAN —————————————— QH
H 上 升 L --	L QAN—————————————— QH

註解：

1 QA0 QB0 QC0 QD0 QE0 QF0 QG0 QH0穩定狀態輸入條件被確定前的電平

2 QAN QBN QCN QDN QEn QFN QGN QHN 最近CLK上升前QA ——QH的電平

其它

引腳信息

DIP14、SO14、SSOP14 和 TSSOP14 封裝的引腳配置

引腳說明

符號	引腳	說明
DSA	1	數據輸入
DSB	2	數據輸入
Q0~Q3	3~6	輸出
GND	7	地 (0 V)
CP	8	時鐘輸入（低電平到高電平邊沿觸發）
/M/R	9	中央復位輸入（低電平有效）
Q4~Q7	10~13	輸出
VCC	14	正電源

功能表

工作模式	輸入	輸出
/M/R	CP	DSA	DSB	Q0	Q1 至 Q7
復位（清除）	L	L	X	X	L:L至L
移位	H	↑	l	l	L:qo至q6
H	↑	l	h	L	q0 至 q6
H	↑	h	l	L	q0 至 q6
H	↑	h	h	H	q0 至 q6

H = HIGH（高）電平

h = 先於低-至-高時鐘躍變一個建立時間 (set-up time) 的 HIGH（高）電平

L = LOW（低）電平

l = 先於低-至-高時鐘躍變一個建立時間 (set-up time) 的 LOW（低）電平

q = 小寫字母代表先於低-至-高時鐘躍變一個建立時間的參考輸入 (referenced input) 的狀態

↑ = 低-至-高時鐘躍變

極限值

符合絕對最大額定值體系 (IEC 60134) 的規定。電壓參考點為 GND（地 = 0 V）。

對於 DIP14 封裝：Ptot 在超過 70 °C 時以 12 mW/K 的速度線性降低。

對於 SO14 封裝：Ptot 在超過 70 °C 時以 8 mW/K 的速度線性降低。

對於 SSOP14 和 TSSOP14 封裝：Ptot 在超過 60 °C 時以 5.5 mW/K 的速度線性降低。

對於 DHVQFN14 封裝：Ptot 在超過 60 °C 時以 4.5 mW/K 的速度線性降低。