圖書信息
出版社: 機械工業出版社; 第1版 (2008年3月1日)
平裝: 382頁
正文語種: 簡體中文
開本: 16
ISBN: 7111229444, 9787111229445
條形碼: 9787111229445
尺寸: 25.6 x 17.8 x 1.8 cm
重量: 581 g
內容簡介
《重點大學計算機教材·嵌入式系統基礎教程》全面介紹了32位嵌入式系統的基礎理論和知識，教學重點是基於ARM處理器的32位嵌入式硬體平台。主要內容包括：嵌人式系統的基本概念、可程式邏輯器件(FPGA)和智慧財產權(IP)核基礎、低功耗原理；嵌入式微處理器特色硬體技術、嵌入式調試方法；ARM處理器體系結構、ARM定址方式和ARM指令集、ARM彙編語言程式設計和ARM開發工具；嵌入式處理器的中斷控制、DAM控制和時間管理；嵌入式存儲器、嵌入式匯流排、嵌入式接口和嵌入式常用外部設備；實時系統和實時作業系統、實時系統常用調度算法、嵌入式系統的引導載入程式、嵌入式實時作業系統μC/OS-II。
目錄
前言
第1章 嵌入式系統概論
1.1 嵌入式系統概述
1.2 嵌入式系統發展簡史
1.2.1 微處理器的發展
1.2.2 嵌入式系統的發展
1.3 嵌入式系統的特點
1.4 嵌入式系統的基本分類
1.5 嵌入式系統的基本組成
1.6 嵌入式處理器
1.7 嵌入式系統的發展趨勢
1.7.1 嵌入式系統的現狀及主要制約因素
1.7.2 嵌入式系統的發展方向
1.8 嵌入式系統的相關研究領域
1.8.1 嵌入式系統的主幹學科領域
1.8.2 與嵌入式系統關係密切的技術領域
1.9 本章小結
1.10 習題和思考題
第2章 可程式邏輯器件與IP核
2.1 EDA與可程式邏輯器件
2.1.1 EDA
2.1.2 硬體描述語言
2.1.3 可程式邏輯器件
2.1.4 主流的CPLD/FPGA開發工具
2.1.5 可程式邏輯器件CPLD/FPGA的設計流程
2.2 FPGA套用舉例
2.2.1 FPGA套用舉例一：16位M序列偽隨機信號發生器
2.2.2 FPGA套用舉例二：擴展的凱撒密碼加密器
2.3 系統級晶片
2.3.1 矽智慧財產權和智慧財產權核
2.3.2 系統晶片
2.3.3 IP核標準化基礎
2.3.4 IP核形態與優選原則
2.4 IP核互連與片上匯流排
2.4.1 IP核互連的拓撲結構
2.4.2 片上匯流排
2.4.3 片上匯流排CoreConnect
2.4.4 片上匯流排Avalon
2.4.5 五種片上匯流排的性能比較
2.5 低功耗設計的基本原理
2.5.1 硬體低功耗設計
2.5.2 軟體低功耗設計
2.6 本章小結
2.7 習題和思考題
第3章 嵌入式微處理器技術基礎
3.1 嵌入式微處理器的典型技術
3.1.1 I/O連線埠統一編址與特殊功能暫存器
3.1.2 哈佛結構
3.1.3 桶型移位器
3.1.4 正交指令集
3.1.5 雙密度指令集
3.1.6 看門狗定時器
3.1.7 邊界對準與端序
3.1.8 地址重映射
3.1.9 FIF0緩衝暫存器
3.1.10 主存控制器
3.2 主流嵌入式微處理器
3.2.1 ARM系列嵌入式微處理器
3.2.2 MIPS RISC嵌入式 微處理器
3.2.3 PowerPC系列嵌入式微處理器
3.3 嵌入式系統調試技術
3.3.1 指令集模擬器
3.3.2 ROM仿真器
3.3.3 實時線上仿真
3.3.4 片上調試技術與背景調試模式
……
第4章 組合邏輯電路
第5章 觸發器
第6章 時序邏輯電路
第7章 脈衝波形的產生與整形
第8章 半導體儲存器宇可程式邏輯器件
第9章 A/D與D/A轉換器
第10章 數字系統的設計
附錄
參考文獻
