內容簡介
•本書是計算機硬體的配套實驗教材。書中採用VerilogHDL語言，FPGA平台來完成《數字電路與數字邏輯》、《計算機組成原理》、《計算機體系結構》課程的實驗。全書共分為5章，包括EDA基礎、GW48-CP++實驗系統介紹、數字邏輯與數字電路實驗、計算機組成原理實驗和計算機體系結構試驗。最後，附錄中介紹了IcarusVerilog開發環境及使用、VerilogHDL語言語法及簡介、實驗報告的格式及內容、GW48系統萬能接插口與結構圖信號/與晶片引腳對照表。
•書中實驗安排緊扣相關的知識點，內容全面，有驗證性的實驗，也有設計性實驗，為學習計算機系統硬體知識，提供了實驗驗證和設計參考。
圖書目錄
•第1章 EDA基礎 1.1 EDA簡介 1.2 Verilog HDL簡介 1.3 Quartus 13.0使用說明 第2章 GW48-一CP++實驗系統 2.1 GW48-CP++實驗系統簡介 2.2 GW48-CP++實驗系統使用說明 2.3 實驗電路結構圖 2.4 GW48系統萬能接插口、結構圖信號、FPGA晶片引腳關係 第3章 數字邏輯與數字電路實驗 3.1 三人表決電路實驗 3.2 多路選擇器實驗 3.3 半加器/全加器實驗 3.4 7段數碼顯示解碼器實驗 3.5 計數器實驗 3.6 移位暫存器實驗 3.7 序列檢測器實驗 3.8 數字頻率計實驗 3.9 數字鐘實驗 3.10 交通燈控制器實驗 第4章 計算機組成原理實驗 4.1 4位運算器實驗 4.2 16位算術邏輯運算/數據通路實驗 4.3 存儲器實驗 4.4 指令系統實驗 4.5 單周期CPU實驗 4.6 多周期CPU實驗 4.7 中斷實驗 第5章 計算機體系結構實驗 5.1 流水線CPU設計實驗 5.2 流水線帶CACHE的CPU設計實驗 附錄1 Icarus Verlog開發環境及使用 附錄2 Verlog HDL語言語法及簡介 附錄3 實驗報告的格式及內容 附錄4 GW48系統萬能接插口、結構圖信號、FPGA晶片引腳對照表 參考文獻
