端接
◎ 端接duānjiē
[but tjoint]見“對接”
消除信號反射的一種方式。在高速PCB設計中，信號的反射將給PCB的設計質量帶來很大的負面影響，採用端接電阻來達到線路的阻抗匹配，是減輕反射信號影響的一種有效可行的方式。
常用的端接電阻方式有以下幾種：
1.源端串聯匹配
源端串聯匹配就是在輸出BUFFER上串接一個電阻，使BUFFER的輸出阻抗與傳輸線阻抗一致；此電阻在PCB設計時應儘量靠近輸出BUFFER放置 ，常用的值為：33毆姆。
對於TTL或CMOS驅動，信號在邏輯高及低狀態時均具有不同的輸出阻抗，而一些負載器件可能具有不同的輸入輸出阻抗，不能簡單的得知，所以在使用串聯端接匹配時，在具有輸入輸出阻抗不一致的條件下，可能不是最佳的選擇；在布線終端上存在集匯流排型負載或單一元件時，串聯匹配是最佳的選擇；
串聯電阻的大小由下式決定：
R=ZO-R0 ZO--傳輸線阻抗 R0--BUFFER輸出阻抗
串聯匹配的優點：提供較慢的上升時間，減少反系量，產生更小的EMI，從而降低過沖，增加信號的傳輸質量；
串聯匹配的缺點：當TTL/CMOS出現在同一網路上時，在驅動分布負載時，通常不能使用串聯匹配方式。
2.終端並聯匹配
由在走線路徑上的某一端連線單個電阻構成，這個電阻的阻值必須等於傳輸線所要求的電阻值，電阻的另一端接電源或地；簡單的並聯匹配很少用於CMOS與TTL設計中；
並聯匹配的優點：可用於分布負載，並能夠全部吸收傳輸波以消除反射；
並聯匹配的缺點：需額外增加電路的功耗，會降低噪聲容限。
3.戴維南匹配
Vref=R2/(R1+R2)·V
Vref--輸入負載所要求的電壓
V--電壓源 R1---上拉電阻 R2--下拉電阻
當R1=R2時，對高低邏輯的驅動要求均是相同的，對有些邏輯系列可能不能接受；
當R1>R2時，邏輯低對電流的要求比邏輯高大，這種情況對TTL與COMS器件是不能工作的；
當R1
戴維南匹配的優點: 能夠全部吸收傳輸波以消除反射，尤其適合用於匯流排使用；
戴維南匹配的缺點：需額外增加電路的功耗，會降低噪聲容限；
4.RC網路匹配
端接電阻應該等於傳輸線的阻抗Z0，而電容一般非常小(20PF--600PF)；RC網路的時間常數必須大於兩倍的信號傳輸延時時間；
RC端接匹配的優點：可在分布負載及匯流排布線中使用，它完全吸收傳送波，可以消除反射，並且具有很低的直流功率損耗；
RC端接的缺點：它將使非常高速的信號速率降低，RC電路的時間常數選擇不好會導致電路存在反射，對於高頻、快速上升的信號應多加注意。
5.二極體匹配
二極體匹配方式常用於差分或成對網路上，採用二極體匹配會使其負載變成非線性，可能會增加EMI的問題。
各種匹配方式的特徵如下表所示：
| 終端類型 | 元件數 | 延時情況 | 電源要求 | 元件值 | 備註 |
| 並聯 | 1 | 小 | 高 | R=Z0 | 功耗很大 |
| 戴維南 | 2 | 小 | 高 | R=2Z0 | |
| RC | 2 | 小 | 中 | R=Z0,C很小 | |
| 二極體 | 2 | 小 | 高 | 根據電源電壓寶 |
