簡介
在所有的設計方式中,模擬硬體描述語言（AHDL）對於建立模型、模型仿真、電路綜合、測試及檔案存檔都是一種有效的工具。在數字領域,VHDL作為一種工業標準己被廣泛接受,從高級的行為級到低級的電路級模型和模擬算法都己成功地套用,綜合工具也已從RTL級發展到行為級,降低了電路設計的複雜性,為數字電路設計者提供了很大的幫助,加速了數字電路的自動化進程。而對於模擬電路,尚無一種標準的高層次描述語言問世,模擬電路的描述語言正在開發之中。用行為描述為模擬電路建立模型是一種新的趨勢和研究熱點。
對AHDL的需求及要求
目前,用於模擬電路驗證的最著名的模擬程式是SPICE及在其基礎上派生出的模擬程式,如HSPICE、PSPICE和IGSPICE等。SIPCE只是一種簡單、有限的結構級描述語言,採用預定義的基本元件,元件的行為描述隱含在預定義的模型中,電路網路元件只能採用預定義的模型或宏模型,不能由用戶自行定義。這種驗證方式對於中、小規模的電路是適用的.當電路規模增大時,則需占用大量的CPU時間.並且無法對數/模混合電路進行驗證。由於模擬電路自身及其相關領域的發展,設計者希望象數字電路一樣除了使用預定義的元件外還可以用一種語言來描述電路的行為。這導致了模擬硬體描述語言的出現,同時對模擬電路的設計工具也提出了更高的要求。
AHDL應滿足以下要求：
·支持物理和非物理定律的描述
·允許不同學科(電、機械、熱、光等)採用同一語言進行描述
·支持連續和離散的時間描述
·支持層次描述
·支持行為(方程)和結構描述
·可模擬、綜合和測試
·易於集成進現存的工具中
主要的AHDL語言
VHDL-A
VHDL-A是VHDL的擴展,它以VHDL’93為基礎.在其中加入了支持模擬描述及數/模混合描述的語言結構,其數字部分與VHDL’93兼容,可以描述和模擬數字、模擬及數/模混合電路,暫不支持模擬綜合,描述獨立於模擬器。為在VHDL中加入模擬成分,IEEE標準化委員會成立了一個單獨的領導小組來開展此項工作,為VHDL-A制定新的標準IEEE1076.1,根據該標準而創立的語言將於1997年VHDL再次修訂時公布。從本質上講,VHDL-A是一種硬體描述和模擬語言,支持任何設計方法,描述獨立於工藝,適於描述和模擬數字、模擬及數/模混合系統,並可描述和模擬非電學系統(如熱、機械等系統)。VHDL-A可對不同層次的設計進行描述。
MAST
Analog公司於1986年開發了Saber模擬器,它是第一個把模擬程式和模型分開的商用模擬器,此模擬器使用一種稱為MAST的硬體描述語言。MAST AHDL可對數字、模擬、數/模混合電路及系統進行從行為級到結構級的建模和模擬,其模型不僅僅限於電學領域,還包括機械、熱、電熱學等方面的性能。
在MAST語言中,template是基本的模型單元,代表一個硬體模組,可描述設計中的一個元件、幾個元件的組合或整個設計。所描述的模型可用Saber模擬器進行模擬。template由兩部分組成,一部分由Header(標題)和Header declaration(說明)組成,其中包括template模型名、結點和參數;另一部分為template body,以“{”開始,以“}”結束,其中可描述硬體的功能或行為。結構級以網表的形式描述,低通濾波器的模組的行為可用方程來描述。方程可以為線性/非線性、代數/微分方程的組合,不支持積分表示,MAST AHDL支持層次建模。
重要性
隨著AHDL在不同設計階段的發展和改革,它必需滿足大量套用領域的模型需求,一種易於理解的、包含豐富的語言必需能提供模型結構來描述不同設計階段的設計。典型的AHDL集中在模擬需要上,已發展了描述和模型化電路和系統的能力,因而它們能有效地模擬。模擬CAD的其它方面還沒有得到很好地發展,例如模擬綜合,版圖生成等其它設計工作, AHDL尚將扮演什麼樣的角色還不是很清楚,但是這些模擬CAD領域正在發展,最終AHDL將套用於所有模擬設計層次。這些設計層次包括:電路模擬,電路綜合,設計最佳化,版圖和電路圖設計,可測性,可製造性,統計分析,成品率估計,可靠性,電磁效應,封裝,設計說明和驗證。對於不同套用領域的設計描述, AHDL所提供的共同特徵是定義了模擬模型,即多重域和抽象級上的行為描述;不同級和域上的互連模型;表達互連域的語法等。
