圖書內容
本書是為高等學校電氣類、電子類、自動化類和其它相近專業而編著的《數字電子技術基礎》教材。本書分為十章。第一章主要介紹數制和編碼數；第二章邏輯門電路；第三章組合邏輯電路；第四章觸發器；第五章時序邏輯電路本原理；第六章脈衝電路；第七章半導體存儲器；第八章可程式邏輯器件；第九章數/摸、摸/數轉換；第十章VHDL程式設計及套用。本書可作為本科生教材，同時也作為從事電子工程的工程師和參加各類電子製作競賽本科優秀生提供有益的參考資料。
目 錄
第1章 數字邏輯基礎
1.1 數制與編碼
1.1.1 數制
1.1.2 數制間的轉換
1.1.3 編碼
1.2 邏輯代數
1.2.1 邏輯變數與邏輯函式概念
1.2.2 三種基本邏輯及其運算
1.2.3 複合邏輯及其運算
1.2.4 邏輯函式的描述
1.2.5 邏輯代數的定律、規則及常用公式
1.3 邏輯函式化簡
1.3.1 邏輯函式的最簡形式
1.3.2 邏輯函式的代數化簡法
1.3.3 圖解化簡法(卡諾圖化簡法)
1.3.4 具有無關項的邏輯函式及其化簡
本章小結
習題一
第2章 邏輯門電路
2.1 概述
2.2 半導體器件的開關特性
2.2.1 半導體二極體的開關特性
2.2.2 雙極型三極體的開關特性
2.2.3 MOS管的開關特性
2.3 分立元件門電路
2.3.1 二極體與門
2.3.2 二極體或門
2.3.3 三極體非門
2.4 TTL集成門電路
2.4.1 TTL集成門電路的結構
2.4.2 TTL門電路
2.5 MOS門電路
2.5.1 NMOS門電路
2.5.2 CMOS門電路
2.5.3 CMOS積體電路的主要特點和使用中應注意的問題
2.6 TTL電路與CMOS電路的接口
本章小結
習題二
第3章 組合邏輯電路
3.1 概述
3.2 組合邏輯電路的基本分析和設計方法
3.2.1 組合邏輯電路的基本分析方法
3.2.2 組合邏輯電路的基本設計方法
3.3 若干常用的組合邏輯電路
3.3.1 全加法器
3.3.2 編碼器
3.3.3 數值比較器
3.3.4 解碼器
3.3.5 數據分配器
3.3.6 數據選擇器
3.4 組合電路中的競爭—冒險
3.4.1 競爭—冒險的概念及其產生原因
3.4.2 消除競爭—冒險的方法
本章小結
習題三
第4章 觸發器
4.1 概述
4.2 電平型基本RS觸發器
4.2.1 與非門構成的基本RS觸發器
4.2.2 或非門構成的基本RS觸發器
4.2.3 電平型基本RS觸發器的動作特點
4.3 時鐘控制的電平觸發器(同步觸發器)
4.3.1 同步RS觸發器
4.3.2 同步D觸發器
4.3.3 同步JK觸發器
4.3.4 同步T觸發器和T′觸發器
4.3.5 同步觸發器的動作特點
4.4 主從觸發器
4.4.1 主從RS觸發器
4.4.2 主從D觸發器
4.4.3 主從JK觸發器
4.5 邊沿觸發器
4.5.1 維持阻塞結構正邊沿觸發器
4.5.2 利用傳輸延遲時間的負邊沿觸發器
4.6 CMOS觸發器
4.6.1 帶使能端的CMOS型D觸發器
4.6.2 CMOS主從D觸發器
4.6.3 CMOS主從JK觸發器
4.7 鍾控觸發器的邏輯功能及其描述方法
4.7.1 鍾控觸發器按邏輯功能的分類
4.7.2 觸發器的電路結構和邏輯功能的關係
4.8 不同類型觸發器之間的轉換
4.8.1 D型觸發器轉換成JK型觸發器
4.8.2 JK型觸發器轉換成D觸發器
4.9 觸發器的動態參數
本章小結
習題四
第5章 時序邏輯電路
5.1 概述
5.2 時序邏輯電路的狀態轉換表、狀態轉換圖和時序圖
5.2.1 狀態轉換表(state table)
5.2.2 狀態轉換圖(state diagram)
5.2.3 時序圖(timing diagram)
5.3 同步時序邏輯電路的分析和設計方法
5.3.1 同步時序邏輯電路的分析方法
5.3.2 同步時序邏輯電路的設計方法
5.4 異步時序電路的分析和設計方法
5.4.1 脈衝型異步時序電路的分析方法
5.4.2 脈衝型異步時序電路的設計方法
5.5 幾種常用的時序邏輯電路
5.5.1 暫存器和移位暫存器(Register and Shift Register)
5.5.2 計數器
*5.5.3 順序脈衝發生器
*5.5.4 序列信號發生器
*5.6 時序邏輯電路中的競爭—冒險現象
本章小結
習題五
第6章 脈衝信號的產生與整形
6.1 概述
6.2 時基積體電路的結構和工作原理
6.2.1 555時基電路的特點和封裝
6.2.2 555時基電路的工作原理
6.2.3 雙極型555和CMOS型555的性能比較
6.3 施密特觸發器
6.3.1 集成施密特觸發器
6.3.2 用555定時器接成的施密特觸發器
6.3.3 施密特觸發器的套用
6.4 單穩態觸發器
6.4.1 用門電路組成的單穩態觸發器
6.4.2 集成單穩態觸發器
6.4.3 用555時基電路構成的單穩態觸發器
6.4.4 單穩態觸發器的套用
6.5 多諧振盪器
6.5.1 對稱式多諧振盪器
6.5.2 非對稱式多諧振盪器
6.5.3 環形振盪器
6.5.4 用施密特觸發器構成的多諧振盪器
6.5.5 石英晶體多諧振盪器
6.5.6 用555時基電路構成的多諧振盪器
*6.5.7 壓控振盪器
本章小結
習題六
第7章 半導體存儲器
7.1 概述
7.2 唯讀存儲器(ROM)
7.2.1 唯讀存儲器的電路結構
7.2.2 掩模唯讀存儲器
7.2.3 可程式唯讀存儲器(PROM)
7.2.4 可擦除的可程式唯讀存儲器(EPROM)
7.2.5 電信號擦除的可程式唯讀存儲器(EEPROM)
7.2.6 快閃記憶體(Flash Memory)
7.3 隨機存儲器(RAM)
7.3.1 靜態隨機存儲器(SRAM)
7.3.2 動態隨機存儲器（DRAM）
7.4 存儲器容量的擴展
7.4.1 位擴展方式
7.4.2 字擴展方式
7.5 用存儲器實現組合邏輯函式
本章小結
習題七
第8章 可程式邏輯器件
8.1 概述
8.2 可程式邏輯器件的基本結構和電路表示方法
8.2.1 可程式邏輯器件的基本結構
8.2.2 PLD電路的表示方法
8.3 可程式陣列邏輯(PAL)
8.3.1 基本的PAL電路
