圖書內容
本書從數字電路的基礎知識出發，介紹數制和編碼、邏輯代數、門電路、組合邏輯、時序邏輯、硬體描述語言（VHDL）、可程式器件（PLD、CPLD、HDPLD和FPGA）、在系統編程技術（ISP）及EDA技術的設計思想等內容。用VHDL硬體描述語言來描述電路的設計。每章末尾都有小結章節並附有一定數量的習題與思考題。最後一章還介紹了MAXPLUS Ⅱ和QUARTUS Ⅱ軟體的使用方法及相關實驗項目。提供全部內容的PPT教案。
本書可作為高等院校計算機、通信、電子信息、自動化等專業的“數字邏輯”課程的教材，也可作為相關技術人員的參考書
圖書前言
“數字邏輯電路設計”是電子信息類專業必修的技術基礎課，主要介紹數字系統的基礎知識及套用數字電路來進行數字系統的分析與設計的基本理論和方法。
自從進入21世紀以來，隨著信息技術的飛速發展，電子技術面臨著嚴峻的挑戰。電子器件從傳統的小規模集成晶片到中大規模集成晶片； 從複雜可程式器件到高密度可程式器件。設計方法從經典的手工設計方法到電子設計自動化（EDA）。該方法使得幾乎硬體電子電路的所有設計過程都可以通過計算機來完成，大大縮短了專用積體電路的設計周期，使得生產廠商的產品能夠迅速上市，提高產品的競爭力。
電子設計自動化（EDA）技術是20世紀90年代以後發展起來的，它打破了傳統的由固定集成晶片組成數字系統的模式，給數字系統設計帶來了革命性的變化。電子信息類專業的學生掌握這個新技術是十分必要的，所以本書除保留了數字邏輯最基本的內容外，還增加了對硬體描述語言VHDL的介紹，來）邏輯電路傳統設計方法的同時還插入了VHDL語言對電路的描述，為學生掌，以美國Lattice公司的在系統可程式晶片（ISP晶片）為模型講述了在系統可程式技術，同時也介紹了Altera和Xinlinx公司的FPGA晶片的基本結構及工作原理。
本書第二版中對第一版內容進行了最佳化，加大了邏輯電路設計的實例部分的篇幅，增加了對新產品、新技術的介紹，增加了對常用工具軟體的使用方法和實驗項目的介紹，該部分可以作為學生的實驗指導書使用，全書內容提供PPT教案。參加本書編寫的都是多年從事該課程教學的教師，他們根據多年的教學經驗及科研體會，對第一版中的內容進行了取捨。本書共分8章，按循序漸近的原則，前面5章主要是講述數字電路的基礎知識、邏輯電路設計的基本方法，介紹硬體描述語言的描述方法，這是學習數字邏輯電路課程必需的知識，也是學習可程式器件及EDA技術的基礎。在這個基礎上第6章、第7章、第8章主要討論了大規模積體電路、可程式邏輯器件（PLD）、在系統可程式技術(ISP)、現場可程式門陣列（FPGA），重點放在介紹這些器件的基本結構及利用它們設計邏輯電路及系統的基本原理和方法。本書還介紹常用工具軟體的使用及實驗項目，同時給出了一些通俗易懂的設計示例。為方便讀者學習，每章附有小結與思考題。全書內容建議安排50~70學時講授，並配以一定學時的實驗課及課程設計，以加深學生對基本理論的理解和對新技術的掌握。
本書由鮑可進擔任主編。書中第1章和第5章由鮑可進編寫； 第3章由鮑可進和趙念強編寫； 第6章由趙念強編寫； 第2和第4章由趙不賄編寫； 第7章由鮑可進和袁小雲編寫； 第8章由趙念強和曾宇編寫。鄒婷婷在本書第一版的編寫中也做了相關的工作。由於作者水平有限，加之時間倉促，書中難免有一些缺點和錯誤，殷切希望廣大讀者批評指正。
編者2009年9月
圖書目錄
1.1數字系統中的進位制
1.1.1數制
1.1.2數制轉換
1.2數字系統中的編碼
1.2.1帶符號數的代碼表示
1.2.2十進制數的二進制編碼
1.2.3可靠性編碼
1.2.4字元編碼
1.3小結
1.4習題與思考題
第2章門電路
2.1數位訊號基礎
2.1.1脈衝信號
2.1.2邏輯電平與正、負邏輯
2.2半導體器件的開關特性
2.2.1二極體的開關特性
2.2.2三極體的開關特性
2.2.3MOS管的開關特性
2.3基本邏輯門電路
2.3.1與門、或門和非門
2.3.2複合門
2.3.3三態門與傳輸門
2.4TTL集成門電路
2.4.1數字積體電路的分類
2.4.2TTL與非門
2.4.3集電極開路的與非門
2.4.4TTL門電路使用注意事項
2.5CMOS集成門電路
2.5.1CMOS非門
2.5.2CMOS與非門
2.5.3CMOS或非門
2.5.4CMOS三態門
2.5.5CMOS門電路的特點與使用注意事項
2.6TTL電路與CMOS電路之間的接口電路
2.6.1三極體組成的接口電路
2.6.2其他接口電路
2.7小結
2.8習題與思考題
、目錄、
數字邏輯電路設計（第二版）
第3章組合邏輯的分析與設計
3.1邏輯代數基礎
3.1.1邏輯變數及基本邏輯運算
3.1.2邏輯代數的基本公式、定理與規則
3.1.3邏輯函式及其表達式
3.2邏輯函式的化簡
3.2.1代數化簡法
3.2.2卡諾圖化簡法
3.2.3列表化簡法(Q?M法)
3.2.4邏輯函式化簡中兩個實際問題
3.3組合邏輯電路的分析
3.3.1組合邏輯電路分析的一般方法
3.3.2組合邏輯電路分析舉例
3.4組合邏輯電路的設計
3.4.1組合邏輯電路設計的一般方法
3.4.2組合邏輯電路設計中應考慮的問題
3.5組合邏輯電路設計舉例及其VHDL描述
3.5.1VHDL概述
3.5.2半加器和全加器的設計
3.5.3BCD碼編碼器和七段顯示解碼器的設計
3.5.4代碼轉換器的設計
3.6組合邏輯電路中的競爭與險象
3.6.1競爭與險象的產生
3.6.2險象的分類
3.6.3險象的判斷
3.6.4險象的消除
3.7小結
3.8習題與思考題
第4章觸發器
4.1雙穩態觸發器
4.1.1RS觸發器
4.1.2JK觸發器
4.1.3D觸發器
4.1.4T觸發器
4.1.5觸發器的時間參數
4.2單穩態觸發器
4.3多諧振盪器
4.3.1RC環形多諧振盪器
4.3.2石英晶體構成的多諧振盪器
4.4施密特觸發器
4.5小結
4.6習題與思考題
第5章時序邏輯的分析與設計
5.1時序邏輯電路的結構與類型
5.1.1Mealy型電路
5.1.2Moore型電路
5.2同步時序邏輯電路的分析
5.2.1同步時序邏輯電路的分析方法
5.2.2常用同步時序邏輯電路
5.3同步時序邏輯電路的設計
5.3.1建立原始狀態表
5.3.2狀態表的化簡
5.3.3狀態分配
5.3.4求激勵函式和輸出函式
5.4VHDL時序電路設計特點
5.4.1電路的時鐘控制
5.4.2狀態圖的VHDL描述
5.5同步時序邏輯電路設計舉例
5.6小結
5.7習題與思考題
第6章積體電路的邏輯設計與可程式邏輯器件
6.1常用中規模通用積體電路
6.1.1二進制並行加法器
6.1.2解碼器和編碼器
6.1.3多路選擇器和多路分配器
6.1.4數值比較器
6.1.5奇偶發生/校驗器
6.2半導體存儲器
6.2.1概述
6.2.2隨機讀寫存儲器
6.2.3隻讀存儲器ROM
6.3可程式邏輯器件
6.3.1PLD概述
6.3.2可程式邏輯器件PROM
6.3.3可程式邏輯陣列PLA
6.3.4可程式陣列邏輯PAL
6.3.5通用陣列邏輯GAL
6.4小結
6.5習題與思考題
第7章高密度可程式器件
7.1在系統可程式技術
7.2ISP器件的結構與原理
7.3在系統編程原理
7.3.1ISP器件編程元件的物理布局
7.3.2ISP編程接口
7.3.3ISP器件的編程方式
7.4FPGA器件
7.4.1Xilinx XC4000 FPGA系列
7.4.2XC4000系列FPGA的基本結構以及工作原理
7.4.3XC4000系列FPGA的配置模式
7.4.4XC4000系列FPGA的配置過程
7.4.5Altera的FLEX10K系列器件
7.5小結
7.6習題與思考題
第8章數字系統設計方法及實例分析
8.1數字系統的基本概念及設計方法
8.1.1數字系統的基本模型
8.1.2數字系統設計的描述工具
8.1.3數字系統設計方法
8.2常用數字系統開發軟體介紹
8.2.1MAXPLUS Ⅱ
8.2.2QUARTUS Ⅱ
8.3數字電路基礎實驗舉例
8.3.1半加器和全加器的設計
8.3.2四位全加器的設計
8.3.3BCD碼加法器的設計
8.3.47人表決電路的設計
8.3.5同步十進制加法計數器74160的實現
8.3.61111序列檢測器的設計
8.3.7簡易數字鐘的設計
8.4數字系統綜合設計舉例
8.4.1多功能數字鐘
8.4.2交通燈控制器
8.4.3電子密碼鎖的設計
8.5小結
8.6習題與思考題
參考文獻
