內容簡介
書名數字積體電路分析與設計
書號978-7-118-08568-6
作者楊兵
出版時間2013年3月
譯者
版次1版1次
開本16
裝幀平裝
出版基金
頁數526
字數357
中圖分類TN431.2
叢書名
定價69.00
譯者序 積體電路的製造工藝水平基本按照摩爾定律不斷提高,這種發展使得用數字集 成電路來完成的功能會越來越多.本書以半導體器件物理的內容為基礎,逐步闡述 了數字IC設計的基本概念和問題.其內容包括CMOS製造工藝、器件模型和公式、 基本門電路、靜態與動態電路、雙穩態電路、低功耗CMOS設計、存儲器設計、互連線 效應和輸入/輸出接口電路等.此外,還結合相關模型強調了SPICE模擬工具在電路 設計中的套用. 本書內容豐富全面,共分為12章.第1章是對深亞微米時代數字積體電路的透 視,由此引出了隨後各章的主題.第2章介紹積體電路製造工藝.第3章介紹PN結 的電學特性.第4章介紹MOS電晶體電學特性和短溝道器件效應.第5章以數字 反相器為代表討論MOS門電路,引入了電壓傳輸特性、噪聲容限、反相器結構和簡單 時序、功耗計算的相關概念.研究靜態NAND 門、NOR 門和其他複雜門的設計問 題.第6章探討靜態CMOS電路.第7章討論數字積體電路中互連線問題.第8章 探討動態CMOS電路.第9章介紹低功耗CMOS設計中的一些問題.第10章介紹 一些雙穩態電路.第11章探討半導體數字存儲器的結構、存取機制和單元構造.第 12章討論數字積體電路輸入/輸出所涉及的ESD 保護和輸出驅動問題,以及在不同 工作電壓下電路間的接口電路設計問題.附錄給出了相關內容的一些有用的參考 資料. 本 書較為全面地反映了數字積體電路設計技術的相關內容,可作為高等院校微 電子、計算機、電子工程等專業本科生和研究生的教材和參考書,也可供從事相關領 域工作的技術人員參考.我將之翻譯出來,希望能對國內相關領域的教學、科研和產 業有一定幫助. 本書由北方工業大學信息工程學院微電子學系教師楊兵翻譯,由於譯者水平有 限,在翻譯中難免有錯誤或不妥之處,真誠希望各位讀者在閱讀中發現錯誤時及時指 正,以便提高翻譯的質量
目錄
第1章 引言 1
1．1 歷史展望與摩爾定律 1
1．2 數字積體電路的電學性能 5
1．2．1 邏輯功能 6
1．2．2 靜態電壓傳輸特性 10
1．2．3 瞬態特性 11
1．2．4 扇入和扇出 13
1．2．5 功耗 14
1．2．6 功率延遲積 16
1．3 計算機輔助設計與驗證 16
1．4 製造 17
1．5 半導體和結 18
1．6 MOS電晶體 18
1．7 MOS門電路 19
1．8 互連 20
1．9 動態CMOS 20
1．10 低功耗CMOS 20
1．11 雙穩態電路 21
1．12 存儲器 21
1．13 輸入/輸出和接口電路 22
1．14 實際的觀點 22
1．15 小結 22
練習題 23
參考文獻 24
第2章 製造 26
2．1 引言 26
2．2 基本的CMOS製造工序 26
2．3 先進的高性能CMOS工藝 31
2．3．1 銅布線 31
2．3．2 金屬柵 33
2．3．3 高κ柵介質 33
2．4 光刻和掩膜版 33
2．5 版圖和設計規則 35
2．5．1 最小線寬和間隔 37
2．5．2 接觸孔和過孔 39
2．6 測試及成品率 40
2．7 封裝 41
2．8 老化和加速試驗 42
2．9 實際的觀點 43
2．10 總結 43
練習題 43
參考文獻 43
第3章 半導體和pn結 46
3．1 引言 46
3．2 矽的晶體結構 46
3．3 能帶 46
3．4 載流子濃度 47
3．4．1 本徵矽 48
3．4．2 n型矽 48
3．4．3 p型矽 49
3．5 電流傳輸 49
3．6 載流子連續性方程 51
3．7 泊松方程 51
3．8 pn結 51
3．8．1 零偏置(熱平衡) 52
3．8．2 耗盡電容 54
3．8．3 正向偏置電流 55
3．8．4 反向偏置 57
3．8．5 反向擊穿 57
3．9 金屬—半導體結 58
3．10 SPICE模型 59
3．11 實際的觀點 60
3．12 小結 60
練習題 60
參考文獻 60
第4章 MOS電晶體 62
4．1 引言 62
4．2 MOS電容 63
4．3 閾值電壓 65
4．4 MOSFET的電流—電壓特性 67
4．4．1 線性區工作 69
4．4．2 飽和區工作 71
4．4．3 亞閾值區工作 72
4．4．4 渡越時間 73
4．5 短溝道MOSFET 74
4．5．1 短溝道效應 75
4．5．2 窄溝道效應 75
4．5．3 漏導致的勢壘降低 75
4．5．4 溝道長度調製 75
4．5．5 依賴電場的遷移率和速度飽和 77
4．5．6 短溝道MOSFET渡越時間 81
4．6 MOSFET設計 81
4．7 MOSFET電容 85
4．7．1 氧化層電容 86
4．7．2 pn結電容 87
4．7．3 密勒效應 89
4．8 MOSFET恆定電場的按比例縮小 90
4．9 SPICE中的MOSFET模型 91
4．9．1 MOSFETlevel1模型 91
4．9．2 伯克利短溝道絕緣柵場效應電晶體模型 93
4．10 SPICE說明 97
4．11 實際的觀點 99
4．12 小結 100
練習題 100
參考文獻 102
第5章 MOS門電路 103
5．1 反相器靜態特性 103
5．2 臨界電壓 106
5．2．1 輸出高電壓VOH 106
5．2．2 輸出低電壓VOL 106
5．2．3 輸入低電壓VIL 107
5．2．4 輸入高電壓VIH 107
5．2．5 開關閾值(中點)電壓VM 108
5．3 功耗 111
5．4 傳輸延遲 114
5．5 扇出 115
5．6 NOR電路 117
5．7 NAND電路 118
5．8 XOR電路 118
5．9 一般的邏輯設計 119
5．10 傳輸電晶體電路 120
5．11 SPICE驗證 120
5．12 實際的觀點 122
5．13 小結 122
練習題 123
第6章 靜態CMOS 125
6．1 引言 125
6．2 電壓傳輸特性 126
6．2．1 電壓狀態1:nGMOS電晶體處於截止區而pGMOS電晶體處於線性區 127
6．2．2 電壓狀態2:nGMOS電晶體處於飽和區而pGMOS電晶體處於線性區 127
6．2．3 電壓狀態3:兩個MOS電晶體都處於飽和區 128
6．2．4 電壓狀態4:nGMOS電晶體處於線性區而pGMOS電晶體處於飽和區 130
6．2．5 電壓狀態5:nGMOS電晶體處於線性區而pGMOS電晶體處於截止區 130
6．3 負載表面分析 132
6．4 臨界電壓 133
6．4．1 輸入低電壓VIL 133
6．4．2 開關閾值VM 134
6．4．3 輸入高電壓VIH 135
6．5 穿通(短路)電流 135
6．5．1 電流狀態1:nGMOS電晶體處於截止區 135
6．5．2 電流狀態2:nGMOS電晶體處於飽和區 136
6．5．3 電流狀態3:pGMOS電晶體處於飽和區 136
6．5．4 電流狀態4:pGMOS電晶體處於截止區 136
6．5．5 穿通電流統一的表達式 136
6．5．6 閾值電壓的影響 136
6．6 傳輸延遲 139
6．6．1 從高電平至低電平傳輸延遲tPHL 139
6．6．2 低電平到高電平傳輸延遲tPLH 140
6．6．3 傳輸延遲的設計方程 140
6．6．4 在對稱反相器中的傳輸延遲 141
6．6．5 傳輸延遲的近似表達式 141
6．6．6 輸入上升時間和下降時間的影響 143
6．7 反相器的上升時間和下降時間 144
6．7．1 下降時間 144
6．7．2 上升時間 144
6．7．3 輸入上升時間和下降時間對輸出上升時間和下降時間的影響 146
6．8 短溝道CMOS的傳輸延遲 147
6．8．1 在短溝道CMOS中從高電平至低電平傳輸延遲tPHL 147
6．8．2 短溝道CMOS低電平到高電平的傳輸延遲tPLH 148
6．8．3 短溝道與長溝道延遲方程比較 148
6．8．4 短溝道CMOS傳輸延遲設計方程 149
6．9 功耗 151
6．9．1 電容開關功耗 151
6．9．2 短路功耗 152
6．9．3 泄漏電流功耗 153
6．10 扇出 154
6．11 作為扇出函式的電路延遲 155
6．12 CMOS環形振盪器 158
6．13 CMOS反相器設計 159
6．14 CMOSNAND電路 159
6．14．1 在CMOSNAND門中電晶體尺寸的調整 160
6．14．2 CMOSNAND門的靜態特性 161
6．14．3 CMOSNAND門的動態特性 162
6．15 CMOSNOR電路 163
6．16 CMOS實現的其他邏輯功能 164
6．16．1 ANDGORGINVERT門電晶體尺寸的調整 165
6．17 74HC系列CMOS 165
6．18 準nGMOS電路 168
6．19 CMOS按比例縮小 169
6．19．1 CMOS全比例縮小 170
6．19．2 CMOS的恆定電壓按比例縮小 170
6．20 CMOS中的閂鎖 171
6．21 SPICE驗證 172
6．22 實際的觀點 176
6．23 小結 176
練習題 177
第7章 互連線 182
7．1 引言 182
7．2 互連線的電容 182
7．3 互連線的電阻 184
7．4 互連線的電感 186
7．5 互連延時建模 186
7．5．1 電容集總模型 186
7．5．2 分散式模型 187
7．5．3 傳輸線模型 188
7．6 串擾 191
7．7 多晶矽互連線 192
7．8 SPICE驗證 194
7．9 實際的觀點 200
7．10 小結 200
練習題 201
參考文獻 203
第8章 動態CMOS 205
8．1 引言 205
8．2 上升時間 206
8．3 下降時間 207
8．4 電荷共享 208
8．5 電荷保持 209
8．6 邏輯設計 210
8．7 使用pGMOS電晶體上拉網路的另一種形式 211
8．8 動態邏輯電路級聯 212
8．9 多米諾邏輯 213
8．10 多輸出多米諾邏輯電路 214
8．11 拉鏈邏輯 215
8．12 動態傳輸電晶體電路 215
8．12．1 邏輯“1”的傳輸延遲t1 217
8．12．2 邏輯“0”的傳輸延遲t0 218
8．13 CMOS傳輸門電路 220
8．14 SPICE驗證 222
8．15 實際的觀點 224
8．16 小結 224
練習題 225
參考文獻 226
第9章 低功耗CMOS電路 227
9．1 引言 227
9．2 低壓CMOS電路 227
9．3 多電壓CMOS電路 228
9．4 動態電源調節 230
9．5 有源體偏置 231
9．6 多閾值CMOS電路 233
9．7 絕緣邏輯電路 234
9．8 絕緣體上的矽 237
9．8．1 SOI技術 237
9．8．2 SOIMOS電晶體 240
9．8．3 用於低功耗CMOS的SOI 241
9．9 實際的觀點 242
9．10 小結 242
練習題 243
參考文獻 244
第10章 雙穩態電路 247
10．1 引言 247
10．2 置位—復位鎖存器 249
10．3 SR觸發器 250
10．4 JK觸發器 251
10．5 其他觸發器 254
10．6 施密特觸發器 254
10．6．1 CMOS施密特觸發器 256
10．7 SPICE驗證 259
10．8 實際的觀點 262
10．9 小結 262
練習題 262
參考文獻 263
第11章 數字存儲器 264
11．1 引言 264
11．2 靜態隨機存儲器 265
11．2．1 CMOSSRAM 單元 266
11．2．2 nGMOSSRAM 單元 266
11．2．3 SRAM 的靈敏放大器 267
11．3 動態隨機存儲器 268
11．4 唯讀存儲器 269
11．4．1 NOR型唯讀存儲器 270
11．4．2 NAND型唯讀存儲器 272
11．5 可程式唯讀存儲器 273
11．6 可擦除可程式唯讀存儲器 273
11．7 電可擦除可程式唯讀存儲器 275
11．8 快閃記憶體 276
11．9 其他非易失性存儲器 278
11．10 數字存儲器的存取時間 280
11．11 行和列解碼器設計 281
11．12 實際的觀點 284
11．13 小結 285
練習題 285
參考文獻 285
第12章 輸入/輸出和接口電路 289
12．1 引言 289
12．2 輸入靜電放電保護 289
12．3 輸入啟用電路 290
12．3．1 CMOS傳輸門 290
12．4 CMOS輸出緩衝器 293
12．5 三態輸出 297
12．6 接口電路 298
12．6．1 高電壓CMOS到低電壓CMOS 298
12．6．2 低電壓CMOS到高電壓CMOS 300
12．7 SPICE驗證 300
12．8 實際的觀點 304
12．9 小結 304
練習題 304
參考文獻 306
附錄A 符號列表 307
附錄B 國際單位制 315
附錄C 數量級前綴 316
附錄D 希臘字母 317
附錄E 物理常數 318
附錄F 在300K時矽和鍺的特性 319
附錄G 在300K時二氧化矽的特性 320
附錄H 重要的方程式 321
附錄I 設計規則 322
附錄J pn結開關瞬態特性 327
附錄K 雙極和BiCMOS電路 330
附錄L 積體電路封裝 341"
