圖書信息
出版社: 機械工業出版社; 第1版 (2010年2月1日)
外文書名: Software Development for Embedded Multi-core Systems A Practical Guide Using Embedded Intel Architecture
叢書名: 計算機科學叢書
平裝: 245頁
正文語種: 簡體中文
開本: 16
ISBN: 7111291069, 9787111291060
條形碼: 9787111291060
尺寸: 25.8 x 18 x 1 cm
重量: 381 g
內容簡介
《嵌入式多核系統軟體開發嵌入式Intel體系結構實用指南》系統闡述了嵌入式多核系統軟體開發的技術，並基於主流的Intel嵌入式多核系統給出許多開發實例。全書共分為11章，分別介紹了嵌入式多核處理器的概念、嵌入式Intel多核體系結構處理器、多核處理器性能量化方法、嵌入式多核處理器移植、可用性技術、多執行緒開發、執行緒級並行最佳化、虛擬化和分區、多處理器最佳化技術、電能利用技術等內容。
《嵌入式多核系統軟體開發嵌入式Intel體系結構實用指南》採用模組化的結構安排、理論闡述與套用實例相結合的敘述方式，最大限度幫助讀者掌握嵌入式多核開發技術。
《嵌入式多核系統軟體開發嵌入式Intel體系結構實用指南》可作為計算機科學與技術、電子科學與技術、電子信息工程等專業相關師生學習用書，也可供相關科研與工程技術人員參考。
目錄
譯者序
前言
致謝
第1章 緒論
1.1 寫作目的
1.2 多核處理器的出現
1.3 多處理器系統不是一項新技術
1.4 應用程式需要採用多執行緒
1.5 軟體是負擔還是機遇
1.6 什麼是嵌入式
1.7 嵌入式有何獨特性
本章小結
第2章 基本系統和處理器體系結構
2.1 性能
2.2 嵌入式Intel體系結構處理器發展歷程
2.2.1 Intel 186處理器
2.2.2 Intel 386處理器
2.2.3 Intel 486處理器
2.2.4 Intel Pentium處理器
2.2.5 Intel Pentium Ⅲ處理器
2.2.6 Intel Pentium Ⅳ處理器
2.2.7 Intel Pentium M處理器
2.2.8 Intel Xeon LV及ULV雙核處理器和Intel Xeon 5100系列雙核處理器
2.2.9 嵌入式Intel Core2雙核處理器
2.2.10 Intel Xeon 5300系列四核處理器
2.3 嵌入式系統及其處理器的發展趨勢
2.3.1 未來45nm工藝嵌入式處理器
2.3.2 Intel Atom處理器核心
2.3.3 Tolapai片上系統加速器
2.4 x86彙編語言指導
2.4.1 x86彙編基礎
2.4.2 提示1：關注小範圍
2.4.3 提示2：快速識別源運算元和目標運算元
2.4.4 提示3：了解基本暫存器和存儲器訪問
2.4.5 提示4：熟悉常用操作
2.4.6 提示5：把參考手冊當成好助手
2.4.7 提示6：注意編譯器的最佳化
2.4.8 提示7：反彙編與源程式的相關性
2.4.9 彙編實例指南
本章小結
相關閱讀
第3章 多核處理器與嵌入式
3.1 採用多核處理器的目的
3.2 多核處理器體系結構
3.2.1 同構多核與異構多核
3.2.2 對稱多核與非對稱多核
3.3 多核處理器給嵌入式系統帶來的好處
3.4 嵌入式市場與多核處理器
3.4.1 無線通信基礎設施
3.4.2 工業控制
3.4.3 國家機關的套用
3.4.4 企業基礎安全
3.4.5 車載娛樂
3.4.6 互動終端
3.4.7 語音及整合通信
3.4.8 數字安全監控
3.4.9 存儲
3.4.10 醫療
3.5 多核處理器的性能評價
3.5.1 單核性能基準測試程式
3.5.2 多核性能基準測試程式
3.5.3 功耗基準測試
3.5.4 套用性能評價
3.5.5 嵌入式系統的性能特點
3.5.6 審查基準測試程式數據
本章小結
相關閱讀
第4章 移植到Intel多核處理器
4.1 移植到Intel體系結構
4.1.1 32位與64位支持
4.1.2 位元組順序：大端與小端
4.1.3 關於BIOS和OS
4.2 支持SMP作業系統
4.2.1 基本MESI協定
4.2.2 設備驅動程式和核心程式
4.3 多核處理器開發工具的發展
4.3.1 openmp
4.3.2 自動並行化
4.3.3 猜測預執行
4.3.4 執行緒庫
4.3.5 圖形設計工具
4.3.6 調試
4.3.7 性能分析工具
本章小結
相關閱讀
第5章 標量最佳化與可用性
5.1 編譯器最佳化
5.1.1 一般最佳化
5.1.2 高級最佳化
5.1.3 高級最佳化選項
5.1.4 輔助最佳化
5.2 最佳化流程
5.3 可用性
5.3.1 診斷
5.3.2 兼容性
5.3.3 編譯時間
5.3.4 預編譯頭檔案
5.3.5 並行編譯
5.3.6 代碼規模
5.3.7 代碼覆蓋
5.3.8 調試最佳化結果
本章小結
相關閱讀
第6章 執行緒級並行最佳化
6.1 並行化基礎知識
6.1.1 執行緒
6.1.2 分解
6.1.3 可伸縮性
6.1.4 並行處理的局限性
6.1.5 執行緒技術需求
6.2 執行緒開發周期
6.2.1 分析
6.2.2 設計與實現
6.2.3 調試
6.2.4 調整
本章小結
相關閱讀
第7章 案例研究：數據分解
7.1 案例概述
7.2 構建過程
7.3 分析
7.4 設計和實現
7.5 調試
7.6 調整
本章小結
第8章 案例研究：功能分解
8.1 Snon
8.1.1 程式簡介
8.1.2 構建過程
8.2 分析
8.2.1 串列最佳化
8.2.2 基準
8.2.3 串列最佳化結果
8.2.4 執行時間分析
8.2.5 函式調用關係圖
8.3 設計與實現
8.3.1 執行緒化Snort
8.3.2 代碼修改
8.3.3 流定位
8.3.4 流定位的代碼修改
8.4 Snort調試
8.5 調整
本章小結
第9章 虛擬化和分區
9.1 概述
9.2 虛擬化和分區
9.2.1 VMM體系結構
9.2.2 虛擬化的套用模型和優點
9.2.3 電信/嵌入式領域中的套用前景
9.3 技術和設計因素
9.4 虛擬化的電信實例
9.4.1 建立和配置BKM
9.4.2 計算和網路L/O性能
本章小結
相關閱讀
第10章 迎接低功耗Intel體系結構
10.1 體系結構
10.1.1 順序執行
10.1.2 節能軟體的多種技術
10.2 嵌入式系統調試
10.2.1 嵌入式系統調試歷史概述
10.2.2 JTAG和嵌入式調試未來發展趨勢
10.2.3 硬體平台的構建
10.2.4 作業系統和設備驅動程式調試
10.2.5 應用程式調試
10.2.6 多核調試的考慮因素
本章小結
第11章 總結、趨勢和結論
11.1 發展趨勢
11.1.1 處理器發展趨勢
11.1.2 軟體挑戰
11.1.3 頻寬挑戰
11.2 結論
附錄
術語表
