基本信息
作 者：（巴西）卡斯騰斯密得，（巴西）卡羅，（巴西）賴斯 著 楊孟飛 等 譯出 版 社：中國宇航出版社
叢 書 名：航天科技圖書出版基金
ISBN：9787802186187
出版時間：2009-12-01
版 次：1
頁 數：188
裝 幀：精裝
開 本：大32開
所屬分類：圖書 > 計算機與網際網路 > 作業系統
內容簡介
廣泛套用於民用和工業領域的基於SRAM的FPGA，因其邏輯集成度高、使用方便、開發成本低且能夠被重新編程，正逐步套用於空間領域。空間領域的套用除了要求其具有很高的可靠性以外，抗輻射是必須重點考慮的問題。《基於SRAM的FPGA容錯技術》針對這種需求，尤其是針對空間環境中單粒子效應的影響，詳細介紹了基於SRAM的FPGA這種可程式結構的多種容錯技術和方法。《基於SRAM的FPGA容錯技術》提及的技術和方法多是從實際容錯系統中總結出來的，並進行了歸類、分析和總結，同時附有參考文獻。內容詳盡豐富，實踐
目錄
第1章 引言第2章 積體電路中的輻射效應
2.1 輻射環境概述
2.2 積體電路中的輻射效應
2.2.1 SEU的分類
2.3 基於SRAM的FPGA的特有影響
第3章 單粒子翻轉(SEU)減緩技術
3.1 基於設計的技術
3.1.1 檢測技術
3.1.2 減緩技術
3.2 ASIC中SEU減緩技術實例
3.3 FPGA中SEU減緩技術實例
3.3.1 基於反熔絲的FPGA
3.3.2 基於SRAM的FPGA
第4章 結構層SEU減緩技術
第5章 高層SEU減緩技術
5.1 針對FPGA的三模冗餘技術
5.2 刷新
第6章 三模冗餘(TMR)的健壯性
6.1 測試設計方法
6.2 FPGA位流中的故障注入
6.3 設計布局中翻轉的定位
6.3.1 矩陣中位列的位置
6.3.2 矩陣中位行的位置
6.3.3 CLB中位的位置
6.3.4 位分類
6.4 故障注人結果
6.5 “金”片(“Golden”Chip)方法
第7章 TMR微控制器的設計和測試
7.1 面積和性能結果
7.2 TMR8051微控制器輻射的地面測試結果
第8章 減少TMR開銷：第一部分
8.1 結合時間冗餘的雙備份比較
8.2 VHDL描述中的故障注入
8.3 面積和性能
第9章 減少TMR開銷：第二部分
9.1 算術類電路的DWC—CED技術
9.1.1 使用基於硬體冗餘的CED技術
9.1.2 使用基於時間冗餘的CED技術
9.1.3 選擇最合適的CED模組
9.1.4 故障覆蓋率結果
9.1.5 面積和性能結果
9.2 非算術電路中的DWC-CED設計技術
第10章 總結與展望
縮寫詞中英文對照
參考文獻
