圖書信息
出版社: 電子工業出版社; 第2版 (2008年8月1日)
外文書名: Digital Systems Design Using VHDL, Second Edition
叢書名: 國外電子與通信教材系列
平裝: 453頁
正文語種: 簡體中文
開本: 16
ISBN: 7121067285, 9787121067280
條形碼: 9787121067280
尺寸: 25.6 x 18.4 x 2.2 cm
重量: 699 g
作者簡介
作者：(美國)羅斯(Charles H.Roth,Jr.) (美國)Lizy Kurian John 譯者：金明錄 劉倩
Charles H.Roth,Jr.，分別在明尼蘇達大學、麻省理工學院和史丹福大學獲得電子工程專業本科，碩士和博士學位，1961年就職於德克薩斯大學奧斯汀分校，目前是電氣與計算機工程系的教授。Roth博士曾開發了邏輯設計課程的自學平台， 因其出色的工程教育模式獲General Dynamics Award獎。他的授課和研究領域涵蓋了數字系統理論和設計、微計算機系統和VHDL套用，出版了4本著作。
內容簡介
《國外電子與通信教材系列·數字系統設計與VHDL(第2版)》是為本科生和研究生撰寫的數字系統設計高級課程教材，它把工業標準硬體描述語言VHDL和數字系統設計融為一體。作者首先複習了數字系統設計的基本原理，然後從VHDL語言的基礎知識開始，覆蓋了許多基於VHDL語言的數字系統設計高級專題。學生了解基本原理之後，學習數字系統設計的最好方法是通過實際例子。因此《國外電子與通信教材系列·數字系統設計與VHDL(第2版)》中包含了豐富的設計實例，從簡單的二進制加法器到複雜的微處理機設計，書中都進行了詳細的介紹。
目錄
第1章 邏輯設計基本原理簡介
1.1 組合邏輯電路
1.2 布爾代數與代數式的化簡
1.3 卡諾圖
1.3.1 用卡諾圖中嵌入的變數進行化簡
1.4 用與非門和或非門進行設計
1.5 組合電路中的冒險
1.6 觸發器和鎖存器
1.7 mealy時序電路設計
1.7.1 MEALY時序電路設計例子1：序列檢測器
1.7.2 MEALY時序電路設計例子2：BCD碼一餘3碼轉換器
1.8 MOORE時序電路設計
1.8.1 MOORE電路例子1：序列檢測器
1.8.2 MOORE電路設計例子2：非歸零碼-曼徹斯特碼轉換器
1.9 等價狀態和狀態表化簡
1.10 時序電路的時序
1.10.1 傳輸延遲、建立時間和保持時間
1.10.2 最大時鐘工作頻率
1.10.3 時序條件
1.10.4 時序電路中的毛刺
1.10.5 同步設計
1.11 三態邏輯和匯流排
習題
第2章 VHDL簡介
2.1 計算機輔助設計
2.2 硬體描述語言
2.2.1 如何學習一種語言
2.3 組合邏輯電路的VHDL描述
2.4 VHDL模組
2.4.1 四位全加器
2.4.2 BUFFER模式的使用
2.5 順序語句和進程語句
2.6 用進程語句模擬觸發器
2.7 含有WAIT語句的進程
2.8 兩種VHDL延遲：傳輸延遲和慣性延遲
2.9 VHDL代碼的編譯、仿真與綜合
2.9.1 多進程仿真
2.10 VHDL數據類型和運算符
2.10.1 數據類型
2.10.2 VHDL語言的運算符
2.11 簡單綜合示例
2.12 多路選擇器的VHDL設計
2.12.1 並發語句的使用
2.12.2 進程的使用
2.13 VHDL語言的庫
2.14 用VHDL進程語句模擬暫存器和計數器
2.15 VHDL的行為和結構描述方式
2.15.1 時序機建模
2.16 變數、信號和常數
2.16.1 常數
2.17 數組
2.17.1 矩陣
2.18 VHDL中的循環語句
2.19 ASSERT和REPORT語句
習題
第3章 可程式邏輯器件簡介
3.1 可程式邏輯器件簡介
3.2 簡單可程式邏輯器件
3.2.1 唯讀存儲器
3.2.2 可程式邏輯陣列
3.2.3 可程式陣列邏輯
3.2.4 可程式邏輯器件/通用陣列邏輯
3.3 複雜可程式邏輯器件
3.3.1 CPLD示例：XILINX公司的COOLRUNNER系列晶片
3 2 2 可程式邏輯陣列
3.2.3 可程式陣列邏輯
3.2.4 可程式邏輯器件， 通用陣列邏輯
3.3 複雜可程式邏輯器件
3.3.1 CPLD示例：Xilinx公司的CoolRunner系列晶片
3.4 現場可程式門陣列
3.4.1 FPGA的結構
3.4.2 FPGA編程技術
3.4.3 可程式邏輯模組的結構
3.4.4 可程式互聯
3.4.5 FPGA中的可程式I/O模組
3.4.6 FPGA中的專用元件
3.4.7 FPGA的套用
3.4.8 FPGA設計流程
習題
第4章 設計舉例
4.1 BCD碼-七段顯示解碼器
4.2 BCD加法器
4.3 32位加法器
4.3.1 先行進位加法器
4.4 交通燈控制器
4.5 控制電路狀態圖
4.6 記分板和控制器
4.6.1 數據通道
4.6.2 控制器
4.6.3 VHLD模型
4.7 同步與去抖動
4.7.1 單脈衝發生器
4.8 相加-移位結構乘法器
4.9 陣列結構乘法器
4.9.1 VHDL編程
4.10 有符號整數/分數的乘法
4.11 鍵盤掃描器
4.11.1 掃描器
4.11.2 去抖動器
4.11.3 解碼器
4.11.4 控制器
4.11.5 VHDL代碼
4.11.6 鍵盤掃描器的測試平台
4.12 二進制除法器的設計
4.12.1 無符號數除法器
4.12.2 有符號數除法器
習題
第5章 SM圖與微程式
5.1 狀態機流程圖
5.2 SM圖的推導
5.2.1 二進制乘法器
5.2.2 擲骰子遊戲
5.3 SM圖的實現
5.3.1 二進制乘法器控制器的實現
5.4 擲骰子遊戲的實現
5.5 微程式
5.5.1 雙地址微代碼
5.5.2 單限制量、單地址微代碼
5.5.3 擲骰子遊戲控制器的微程式實現
5.6 連結狀態機
習題
第6章 FPGA設計實例
第7章 浮點數算數
第8章 VHDL語言的高級議題
第9章 RISC微處理器設計
第10章 硬體測試和可測試性設計
第11章 設計實例補充
附錄A VHDL語言小結
附錄B IEEE標準庫
附錄C TEXTIO包集合
附錄D 專題設計項目
索引
參考文獻
