全耗盡型SOI

SOI工藝實現了優異的介質隔離，消除了體矽CMOS電路固有Latch-up 效應，同時具有寄生電容小、集成度高、漏電流小等優點。SOI CMOS器件的橫截面如圖1所示。

通常根據在絕緣體上的矽膜厚度將SOI分成薄膜全耗盡FD（Fully Depleted）結構和厚膜部分耗盡PD（Partially Depleted）結構。FD型與PD型相比，由於具有良好的等比例縮小特性，近於理想的亞閾擺幅，高跨導以及浮體效應較小等突出優點，在高速、低壓、低功耗模擬電路、數模混合電路等套用方面受到了人們的特別重視 。

圖1 SOI CMOS器件的橫截面示意圖

由於SOI的介質隔離，製作在厚膜SOI結構上的器件正、背界面的耗盡層之間互相不影響，在它們中間存在一層中性體區，這一中性體區的存在使得矽體處於電學浮空狀態，產生了兩個明顯的寄生效應，一是“翹曲效應”即Kink效應，另一個是器件源漏之間形成的基極開路NPN寄生電晶體效應。如果將這一中性區經過一體接觸接地，則厚膜器件工作特性便和體矽器件特性幾乎完全相同。基於薄膜SOI結構的器件由於矽膜的全部耗盡完全消除“翹曲效應” 。