編輯推薦
目前大多數同類教材過多關注於VHDL語法特點本身，而本書則給出了大量完整
封面設計實例的電路圖、相關基本概念、電路工作原理以及仿真結果，從而將VHDL語法學習和如何採用它進行電路設計有機地結合起來。本書對VHDL的講述簡明而完整，對於VHDL綜合相關的內容進行了詳細討論與說明。全書的內容組織清晰合理，包括電路設計與系統設計兩個基本部分，分別講述了VHDL的基礎語法、基本代碼編寫技術和與VHDL代碼分割、共享、重用相關的知識。
本書的第一部分是電路設計部分，其主要內容包括代碼結構、數據類型、操作符和屬性、並發和順序描述語句、對象、有限狀態的設計以及大量相關例題。
第二部分是系統設計部分，講解了與VHDL電路設計單元庫相關的內容，包括包集、元件、函式和過程，同時給出了大量與此相關的例題。附錄部分對可程式邏輯器件的基本結構、發展歷史、目前主流廠商及基提供的開發平台的使用進行了詳細說明。本書精選了大量典型的設計實例，同時能夠將VHDL語法學習和如何採用VHDL進行電路設計有機結合在一起，因此非常適於作為電子工程和計算機科學專業學生的教材。
內容簡介
自從VHDL在1987年成為IEEE標準之後，就因其在電路模型建立、仿真、綜合等方面的強大功能而被廣泛用於複雜數字邏輯電路的設計中。本書共分為三個基本組成部分，首先詳細介紹VHDL語言的背景知識、基本語法結構和VHDL代碼的編寫方法；然後介紹VHDL電路單元庫的結構和使用方法，以及如何將新的設計加入到現有的或自己新建立的單元庫中，以便於進行代碼的分割、共享和重用；最後介紹PLD和FPGA的發展歷史、主流廠商所提供的開發環境的使用方法。本書在內容結構的組織上有獨特之處，例如將並發描述語句、順序描述語句、數據類型與運算操作符和屬性等獨立成章，使讀者更容易清晰準確地掌握這些重要內容。本書注重設計實踐，給出了大量完整設計實例的電路圖、相關基本概念、電路工作原理以及仿真結果，從而將VHDL語法學習和如何採用它進行電路設計有機地結合在一起。
本書適合通信工程、電子工程及相關專業的高年級本科生作為教材使用，同時也可以作為進行可程式邏輯器件套用開發的培訓教材。
作者簡介
VolneiA.Pedroni：在美國加利福尼亞理工學院獲得電子工程博士學位，目前在巴西聯邦技術教育中心擔任教授。
目錄
第—部分電路設計
第1章引言
1.1關於VHDL
1.2設計流程
1.3EDA工具
1.4從VHDL代碼到電路的轉化
1.5設計實例
第2章VHDL代碼結構
2.1VHDL代碼基本單元
2.2庫聲明
2.3實體
2.4構造體
2.5例題
2.6習題
第3章數據類型
