圖書信息
出版社: 高等教育出版社; 第1版 (2008年2月1日)
叢書名: 普通高等教育“十一五”國家級規劃教材，高等學校計算機實踐教學系列教材
平裝: 196頁
正文語種: 簡體中文
開本: 16
ISBN: 9787040231236
條形碼: 9787040231236
尺寸: 23.2 x 18.6 x 0.8 cm
重量: 322 g
內容簡介
《計算機體系結構實驗教程》是普通高等教育“十一五”國家級規劃教材。《計算機體系結構實驗教程》主要介紹使用VHDL語言、FPGA和計算機體系結構實驗儀來進行各種計算機設計的實驗，內容包括計算機的基本設計方法、計算機體系結構實驗儀的結構和使用方法、8位和16位微程式控制計算機設計方法、16位RISC計算機的基本結構和設計方法(包括流水線及相關性)、Cache結構和設計方法。對每種計算機，均以一個樣機為例介紹其具體設計和實現方法，並提供了從簡單到複雜的多種實驗設計題，供讀者自由選擇。《計算機體系結構實驗教程》可作為大專院校“計算機體系結構實驗”課程和“計算機組成原理實驗”課程的教材。
目錄
第一章 計算機的基本設計方法
1.1 計算機硬體的基本結構
1.1.1 運算器結構
1.1.2 控制器
1.1.3 存儲器
1.1.4 輸入輸出設備
1.2 計算機系統結構概述
1.2.1 匯流排
1.2.2 流水線組織
1.2.3 RISC
第二章 FD-MCES計算機體系結構實驗儀結構
2.1 實驗儀基本結構
2.2 存儲器接口
2.2.1 記憶體及匯流排
2.2.2 微程式存儲器及使用方法
2.3 印表機和鍵盤使用方法
2.3.1 鍵盤等效框圖和使用方法
2.3.2 印表機等效框圖和使用方法
2.3.3 實驗計算機與外部設備的連線使用方法
2.4 觀察信號
2.4.1 外部信號
2.4.2 擴展信號
2.5 時鐘和初始化
2.5.1 時鐘
2.5.2 初始化
2.6 運行方式
2.6.1 單步和擴展單步運行
2.6.2 斷點和禁止暫存器
2.6.3 跟蹤功能
2.6.4 斷點運行
2.6.5 連續運行
第三章 FD-MCES軟體使用方法
3.1 通用彙編器使用方法
3.1.1 彙編指令定義
3.1.2 彙編程式
3.1.3 彙編軟體使用方法
3.2 通用調試器使用方法
3.2.1 軟體界面
3.2.2 操作
3.2.3 微程式存儲器
3.2.4 RAM
3.2.5 用戶配置檔案
3.2.6 斷點和斷點禁止
3.2.7 調試功能和使用方法
3.2.8 文本編輯顯示功能
3.3 可視化調試和演示軟體的使用方法
3.3.1 8位微程式控制單累加器多暫存器CPU結構
3.3.2 FPGA引腳設定
3.3.3 PC機軟體界面
3.3.4 FPGA編程方法
第四章 8位微程式控制計算機設計
4.1 8位微程式控制計算機基本結構
4.2 指令系統和CPU結構
4.2.1 CPU的基本功能部件
4.2.2 指令系統和彙編代碼
4.3 設計指令流程
4.4 微程式控制實現方法
4.4.1 微程式順序控制方法
4.4.2 定義微操作信號
4.4.3 定義微指令編碼功能
4.4.4 編寫微程式
4.5 各功能部件的VHDL程式設計
4.5.1 時鐘信號和復位信號
4.5.2 功能部件的VHDL程式設計
4.6 其他操作實現方法
4.6.1 移位操作
4.6.2 間接定址
4.6.3 比較指令及注意事項
4.6.4 條件轉移指令
4.6.5 堆疊和轉子指令
4.6.6 I/O狀態查詢方法
4.6.7 中斷及實現方法
4.6.8 擴展UO功能
4.6.9 指令流水線
4.7 調試
4.7.1 數據傳送指令
4.7.2 運算指令
4.7.3 跳轉指令
4.7.4 I/O操作
4.8 8位多累加器計算機設計方法
4.9 8位微程式控制計算機實驗題
第五章 16位微程式控制計算機設計
5.1 16位微程式控制計算機基本結構
5.2 8位與16位微程式控制計算機的區別
5.2.1 指令長度
5.2.2 指令的組織和讀出
5.2.3 數據的讀出和寫入
5.3 指令系統和CPU結構
5.3.1 CPU的基本功能部件
5.3.2 定義指令系統並確定彙編代碼
5.4 設計指令流程
5.5 微程式控制實現方法
5.5.1 微程式順序控制方法
5.5.2 定義微操作信號
5.5.3 定義微指令編碼功能
5.5.4 統計每條指令各操作步驟的微程式
5.6 各功能部件的VHDL程式設計
5.6.1 時鐘信號和復位信號
5.6.2 功能部件的VHDL程式設計
5.7 其他操作實現方法
5.7.1 移位操作
5.7.2 間接定址
5.7.3 ALU第二運算元暫存器
5.7.4 比較指令及注意事項
5.7.5 條件轉移指令
5.7.6 堆疊和轉子指令
5.7.7 I/O狀態查詢方法
5.8 調試
5.8.1 數據傳送指令
5.8.2 運算指令
5.8.3 跳轉指令
5.8.4 I/O操作
5.9 16位多累加器計算機設計方法
5.10 16位微程式控制計算機實驗題
第六章 16位ARM架構RISC計算機設計
6.1 ARM架構簡介
6.1.1 ARM架構結構框圖
6.1.2 ARM處理器模式
6.1.3 ARM的流水線
6.1.4 ARM指令系統
6.2 16位ARM架構指令系統和CPU結構
6.2.1 CPU結構
6.2.2 指令系統
6.2.3 指令執行流程
6.3 簡單RISC實現方法
6.3.1 暫存器堆
6.3.2 ALU
6.3.3 控制器
6.3.4 CPU模組
6.3.5 觀察信號
6.4 其他操作實現方法
6.4.1 移位操作及其實現
6.4.2 各種定址操作及其實現
6.4.3 轉子指令
6.4.4 堆疊指令
6.4.5 I/O和中斷
6.5 流水線的實現方法
6.5.1 指令流水線
6.5.2 流水線的相關性及其處理
6.6 16位ARM架構又RISC計算機
實驗題
第七章 16位DLX16架構RISC計算機設計
7.1 DLX16指令系統
7.1.1 DLX16的暫存器
7.1.2 定址方式
7.1.3 指令格式
7.2 簡單DLX16基本結構
7.2.1 框圖
7.2.2 存儲器接口
7.2.3 簡單DLX16控制器
7.3 流水線及其實現
7.3.1 設計方法和框圖
7.3.2 流水線的結構相關
7.3.3 流水線的數據相關及其處理
7.3.4 流水線的控制相關
7.3.5 DLXl6流水線控制器
7.4 16位DLX16架構RISC計算機
實驗題
第八章 Cache及其實現
8.1 Cache基本結構
8.1.1 Cache的結構
8.1.2 Cache放置方法
8.1.3 替換算法
8.1.4 存儲器寫策略
8.1.5 Cache的最佳化
8.2 Cache設計概述
8.2.1 實驗計算機Cache基本結構
8.2.2 Cache的讀出和替換
8.2.3 Cache的寫入
8.3 Cache結構和操作
8.3.1 Cache的結構框圖
8.3.2 信號
8.3.3 操作過程
8.4 Cache編程實現方法
8.4.1 CACHE存儲器
8.4.2 Cache控制器和其他電路
8.4.3 支持Cache的CPU設計
8.5 含Cache的RISC計算機實驗題
附錄一 FD-MCES中U3(XC2S150)腳表
附錄二 VHDL及其使用方法
附錄三 計算機部件實驗
參考文獻
