現代數字電路與邏輯設計

現代數字電路與邏輯設計

作者:朱定華 吳建新 著,清華大學出版社 於2007年02月 出版。

基本信息

內容簡介

本書介紹了數字電路的基本理論和經典內容,同時還介紹了數字電子技術的新成果和電路設計的新方法。本書減少了小規模數字積體電路的內容,突出中、大規模數字積體電路的套用,增加了對電子設計自動化等內容的介紹。

本書共分8章,包括:數字邏輯基礎、組合邏輯電路、時序邏輯基礎、時序邏輯電路、數字邏輯電路的軟體設計、現代數字系統設計、脈衝信號的產生與變換、數模與模數轉換器等內容。

本書敘述清楚,重點明確、例題習題多。為了適應電子技術的最新發展,本書增加了有發展前景的器件和相應的技術內容。本書可以作為電子、通信、信息、光電、計算機、電力系統及自動化等電類專業和機電一體化、生物技術等非電類專業的一門重要的專業基礎教材,也可以供從事電子技術工作的工程技術人員參考。

圖書目錄

第1章 數字邏輯基礎

1.1 邏輯代數的運算與邏輯電路

1.2 邏輯代數的數學描述

1.3 邏輯函式的化簡

1.4 邏輯函式的描述方法及轉換

本章小結

習題

第2章 組合邏輯電路

2.1 組合電路的概念

2.2 組合電路的基本分析方法和設計方法

2.3 加法器和數值比較器

2.4 編碼器和解碼器

2.5 數據分配與數據選擇器

本章小結

習題

第3章 時序邏輯基礎

3.1 基本觸發器

3.2 同步觸發器

3.3 主從觸發器

3.4 邊沿觸發器

3.5時鐘觸發器的功能分類及轉換

3.6 觸發器邏輯功能表示方法及轉換

3.7 集成觸發器和它的電氣特徵

本章小結

習題

第4章 時序邏輯電路

4.1 時序邏輯電路的基本概念

4.2 同步時序邏輯電路的分析舉例

4.3 異步時序邏輯電路的分析舉例

4.4 時序電路的設計

4.5 計數器

4.6 中規模集成計數器

4.7 暫存器和半導體存儲器

本章小結

習題

第5章 數字邏輯電路的軟體設計

5.1 Verilog HDL的基本語法規則

5.2 組合邏輯電路的門級建模

5.3 組合邏輯電路的行為級建模

5.4 鎖存器和觸發器的Verilog HDL建模實例

本章小結

習題

第6章 現代數字系統設計

第7章 脈衝信號的產生與變換

第8章 數模與模數轉換器

部分習題答案

參考文獻

相關詞條

相關搜尋

熱門詞條

聯絡我們