概述
在積體電路領域，特徵尺寸是指半導體器件中的最小尺寸。人們在談及CPU的更新換代時，經常會說到類似的話：這款CPU採用了28 nm工藝，跟上一代採用40 nm工藝的同系列晶片相比，性能提升了多少、功耗下降了多少。這裡說到的40 nm、28 nm就是積體電路的特徵尺寸。一般來說，特徵尺寸越小，晶片的集成度越高，性能越好，功耗越低。
原理
我們知道，積體電路從電路設計到晶片製造，要經歷非常複雜的過程，其中晶片製造需要依賴微電子技術中的微細加工手段，因此也就會涉及到各種尺寸：襯底的厚度、PN結的深度、金屬連線的寬度、氧化物膜的厚度、MOS-FET溝道的長度，等等。這其中最小的尺寸往往就是最小線條的寬度，俗稱“線寬”。線寬最小能達到多少，往往取決於Foundry的技術和設備，比如光刻設備解析度。對現在主流的CMOS工藝來說，這個“線寬”其實是作為柵極的多晶矽的寬度，也就是電晶體的溝道長度。因此可以簡單認為特徵尺寸就是晶片製造工藝線中能加工的最小尺寸，也是設計中採用的最小設計尺寸單位（“λ設計規則”中的λ），它是IC設計和製造最重要的技術水平指標。
特徵尺寸原理圖從圖中可以看出，對於MOS-FET來說，柵極線條的寬度就是電晶體溝道的長度。根據MOS-FET的原理，在柵極加上一定電壓後能促成溝道的形成，溝道形成後載流子能在兩個有源區之間流動，就形成電流，相當於開啟了電晶體。這條溝道就像一條河，而電子和空穴就是運載貨物的船，要把貨物（信息）運到對岸去。要想提高運送的速度，可以使用不同的動力使船跑快一些，比如輪船比小帆船跑得快，核動力航母又比普通輪船跑得快；讓載流子吸收光或熱的能量，以及給電晶體加上不同的偏置電壓，就類似於這種效果。但是還有一個更快捷有效的方法，那就是縮小航程——顯然，這條河越窄，過河的時間越短，運貨的速度也就越快。因此，特徵尺寸的縮小可以提高載流子的等效速度，而載流子的運動速度決定了電晶體積體電路的工作頻率，這就是為什麼線寬的縮小能使CPU的頻率提升的深層次原因，它體現了積體電路微觀世界與晶片巨觀套用之間的聯繫，也說明了微電子工藝的提升對IC性能的提升是最有效的。
特徵尺寸（溝道長度）的縮小雖然有明顯的好處，但是也會帶來一系列負面效應，統稱為“短溝道效應”。例如，場效應管強調的是柵極電壓的控制作用，但是在溝道短到一定程度時，源與漏之間會存在漏電流，即使撤掉了柵極電壓，也可能關不斷MOS管。這容易理解，因為之前的大河變成了一條小水溝，可以一躍而過，就不需要坐船渡過了。漏電流的存在會使電路的靜態功耗增大。為了降低“短溝道效應”帶來的負面影響，需要在器件結構、製造工藝等方面進行改進。
