多解析度分析方法在DEM多尺度表達中的套用
探討了基於MRA的DEM多尺度與連續尺度表達的基本原理。以地學理論與信號處理原理為理論依據，闡述了 DEM尺度、解析度、採樣間隔之間的聯繫，分析了DEM頻域最高頻率與空間域解析度之間的制約關係；探討了基於MRA的DEM多尺度（或連續尺度）表達方法通過逐級（或逐量）降低DEM頻域最高頻率生成解析度逐級變化（或連續變化）的DEM的基本原理。
探討了常用的小波變換（包括二進制與M進制小波變換）的頻域實現過程；闡述了小波變換通過對逐層低通濾波生成解析度逐級降低的綜合DEM的實質；解釋了由常見的小波變換DEM多尺度表達方法生成的DEM的解析度及其與分解層數之間的關係，確定了該方法生成的綜合DEM的解析度。然後借鑑已有的高階平衡二進制多小波的構建原理，依據通過構造、求解方程組來構建小波濾波器組的思路，藉助Grbner基技術成功構造了三族多小波系統：三進制正交對稱二重小波，三進制正交翻轉對稱二重小波與四進制正交對稱二重小波。
高平衡階M進制多小波及M進制多小波變換
依據信號處理理論對小波變換DEM多尺度表達的原理，以及小波變換分解層數與綜合DEM解析度的關係進行了論述，彌補了現有研究在這方面的空白。然而，現有研究中所採用的小波系統也有待拓展：所採用的小波均為二進制或M（未作特殊聲明，均有M∈Z，M>2）進制單小波（即小波基均由一個小波函式構成），而單小波在小波構造中的缺陷將影響DEM綜合處理效果。多小波通過增加小波基，較好的彌補了這一缺陷。由於國內外對於M進制（高平衡階）多小波的構造尚無研究。
多小波與單小波相比，所具有的優勢主要體現於正交、對稱、有限衝擊回響濾波器的設計方面。由於這些特性對信號（尤其對於二維信號）分析極為關鍵，多小波受到許多研究者的關注。此外，由於M進制多小波與二進制多小波相比具備更為靈活的時頻分割性能。
針對這一問題，提出一些解決方法，例如常見的對待分析信號的預濾波處理以及採用某種方法改造小波基等。然而這些方法通常會破壞多小波系統原有的優良特性，如正交性，對稱性等。此外，通過直接構建平衡或高階平衡多小波系統也是一種解決途徑，而且這種方法避免了對原多小波系統構造的破壞，可以使小波系統同時具備更多優良特性。藉助Grbner基技術，具有不同平衡階的正交二進制多小波系統已經構建出來。然而，對於平衡 M 進制多小波的構建還未有研究。
M進制系統與高平衡階特性對於許多套用領域極為重要，如DEM等空間信息多尺度變換領域。小波變換是一種具有自適應性的多尺度圖像稀疏表達方法。許多研究證實了基於由小波變換得到高解析度DEM的不同尺度的綜合DEM數據構建多尺度（Multiple-level-of-detail，LOD）DEM資料庫的可行性。然而，以下將會看到，為改善方法性能，需要考慮將M進制多小波系統與高階平衡特性整合。
一方面，M進制小波系統克服了二進制小波系統無法實現的問題：能夠實現更為豐富的後者無法實現的綜合程度或解析度。由二進制小波變換獲得的綜合DEM的解析度只能為2 l；而由M進制小波變換可獲得解析度為M l的綜合DEM，從而使更多目標解析度（即待獲得的綜合DEM的解析度）的實現成為可能，使目標解析度序列的分布更為稠密精細。此外，與二進制小波變換相比，M進制小波變換不但可以有效減少由多層分解重構累積生成的誤差，而且能夠抑制誤差放大。
綜合DEM解析度與尺度分析
對整數進制小波變換多尺度表達方法生成的DEM的解析度進行了闡述，對該理論進行實驗論證。為使論證分析具有普遍性，除了對本研究所構建的M進制多小波進行分析外，還考察了其它常用小波系統。同時，為了之後小波系統之間的比較分析，此處實驗考察分析了二進制小波系統與四進制小波系統。對於參與比較的多小波系統，應合理的選擇以使它們的平衡階一致。因此，實驗中選擇了研究構建的3階平衡四進制二重多小波系統與Selesnick構建的3階平衡二進制二重小波（分別簡稱為4-band MWT與2-band MWT）。此外，為比較多小波與單小波相比所具有的優勢，實驗還選擇了兩個單小波系統，分別為二進制單小波與四進制單小波。
DEM尺度與解析度有緊密聯繫，分析綜合DEM的綜合程度也可以有效評價DEM解析度。因此以下除了考察各綜合DEM空間域解析度與頻域有效最高頻率的關係外，還分析了由不同方法獲得的DEM相對於原始DEM的綜合程度，以間接驗證以上理論的有效性。
數據顯示了不同方法所得綜合結果的有效最高頻率 f， 由以上理論推算出的解析度 l，以及由此求出的採樣率 fsam與 feff的比值n。可以看出選擇由理論推算的解析度，各方法所得結果均滿足採樣定理要求，即所得n值大於2。同時各結果n值均與原始數據n值相近，顯示了所得的DEM多尺度序列在採樣率與 feff關係上的協調性。因此，闡述的理論能夠合理的確定由整數進制小波變換多尺度表達方法生成的DEM的解析度。
非二進制量化算法的設計
由於其串列的工作模式，SARADC的速度較低，造成其套用受限。另一方面，隨著ADC解析度增大，對DAC電容的匹配精度要求提高，導致電容值急劇增大。這使得SARADC在高精度套用中受到功耗和速度的雙重限制。針對這些問題，進行了深入的研究和討論，包括非二進制編碼原理、適用於非二進制量化的DAC結構、非二進制DAC的速度最佳化設計方案、電容失配的校正技術、異步時序電路的設計以及自校正帶隙基準電路的設計等。
採用分數權重的非二進制編碼
例如，對於一個基數為1.85的非二進制編碼{0，1， 1， 0，1，1}，其對應的十進制數為1.85 + 1.85 + 1.85 + 1 ≈20.90。6位非二進制編碼及其對應的十進制數表示是k<2和k>2兩種情況下，6位非二進制編碼與其對應的十進制數的關係。橫軸是非二進制編碼序列，例如{0，1， 0，0，0，0}是第16個非二進制編碼，{1，1，1，1，1， 1}是第63個非二進制編碼。
如果將非二進制編碼套用於ADC的設計中，那么6位非二進制編碼及其對應的十進制數表示中的縱軸表示輸入信號，橫軸表示與輸入信號對應的數字編碼。由6位非二進制編碼及其對應的十進制數表示可見，當基數小於2 時，曲線出現了非單調性，當輸入信號位於非單調區間時，有兩個不同的編碼與之對應，輸入信號與輸出編碼的關係中；當基數大於2時，曲線出現了跳變，當輸入信號位於跳變區間時，沒有編碼與之對應，得到輸入信號與輸出編碼的關係。因此，只有基數小於2的非二進制編碼才可以套用於ADC的設計。
在6位非二進制編碼及其對應的十進制數表示中，從左往右的第一個非單調區間出現於編碼001111和010000 之間（對應的非二進制編碼序列是15和16）。這是因為，001111所表示的十進制數等於(001111)=1.85 + 1.85 +1.85+1≈12.60，而010000所表示的十進制數等於(010000)=1.854≈11.71。由於(010000)< (001111)，因此曲線在此處呈現出非單調性。第二個非單調區間出現於編碼011111和100000之間，原因是(100000)≈21.67<(011111)≈ 24.32。同理，第三個非單調區間出現於編碼101111和110000之間。可見，在最高位和次高位發生進位時，曲線均會出現非單調性。
當基數小於2 時，相同位數的非二進制編碼所能表達的十進制數範圍比二進制編碼小。在6位非二進制編碼及其對應的十進制數表示中，全1編碼對應的十進制數為45.99，小於二進制全1編碼對應的十進制數 63。如果將 M 位非二進制編碼套用於N位ADC的設計當中，非二進制編碼的動態範圍要與原N位二進制ADC一致。
電容失配與非線性誤差分析
SARADC的線性度取決於DAC中電容的匹配精度。對於二進制DAC，總電容值隨解析度的提高呈指數增長，因此對於高精度的SARADC（≥10位），為了減小面積和功耗，DAC通常採用分段電容陣列結構。兩種常見的分段電容陣列，為方便起見，只畫出了單端等效電路。二者均由一個M位的主DAC和一個L位的子DAC構成，總解析度N=M+L。
傳統的分段電容陣列採用了一個分數值的耦合電容，以保證主DAC左側的等效電容C等於單位電容C。但分數值電容無法與單位電容形成匹配，誤差較大。改進型的分段電容陣列它與前者的區別包括：採用單位電容作耦合電容，終端電容位於主DAC，只有主DAC的電容對輸入信號進行採樣。下面對其工作原理進行分析。主DAC左側等效電容C=(12 )CU。
SARADC微分非線性（Differential Nonlinearity，DNL）最大的碼字通常出現於最高位跳變處，即碼字從011…11跳變為100…00。此時DAC的所有電容均需要切換，是涉及電容切換最多的點，每個電容的失配都會對DNL有所貢獻。在最壞情況下，最高位電容偏大，其餘所有電容均偏小，那么該碼字的DNL將達到最大值。
研究了電容失配對SAR ADC非線性誤差的影響，並以DNL為出發點，對不同解析度以及不同結構的SAR ADC對電容匹配精度的要求進行了理論推導。
採用整數權重的非二進制編碼
雖然非二進制SARADC相比二進制SARADC有較大的優勢，但在採用分數權重的非二進制編碼中，各個權重均為分數值，由此帶來的弊端包括：
（1）分數電容無法由單位電容並聯而成，相互之間獨立存在，無法形成匹配，因此精度較差；
（2）非二進制編碼不能直接輸出，必須轉換為二進制編碼後才能作為ADC的最終量化結果；
（3）由非二進制DAC電容陣列可見，採用分數電容的非二進制DAC無法利用分段電容陣列來減小總電容值，隨著ADC解析度的增加，DAC的總電容和面積呈指數增長；
（4）由12位非二進制SARADC各位量化所需建立時間（k = 1.88）可見，第一位的冗餘量最大，然而根據分析，量化第一位時對DAC建立精度的要求並不高，因此該位的冗餘量被浪費掉了，沒有被系統合理利用。
為了解決分數電容帶來的問題，採用了基於整數權重的非二進制編碼。非二進制編碼的核心是使得輸入輸出特性曲線上出現非單調特性，從而引入冗餘量。採用整數權重也可以達到同樣的效果，只是各位權重需要獨立進行設計。
一種便於隔離的高解析度ADC
介紹了使用單片IC精密電壓頻率轉換器LM331與可程式間隔定時器8253組成ADC的兩種方法。一種是直接測脈衝信號的須率實現A/D轉換，可達11位二進制ADC的分辮率。另一種為測脈衝信號周期間接測頻率來實現A/D轉換，相當於15位一16位二進制ADC的分辮率。這兩種方法定時準確、便於隔離，且可方便地與Intel的8080、8085、8088等徽處理機及Intel的各種單片機如MCS一48、MCS一51等接口。
直接測頻率實現AD轉換
在定時時間 t內，計得被測信號的脈衝數N，求出信號頻率 F= N/ t，而 F正比 V，從而完成一次A/D轉換。用8253的計數器定時，計數器計數。8253計數器1對標準脈衝信號M倍分頻，輸出方波作為8253計數器。的門控信號GATEO，方波正半周的時間為定時時T/2，在門控高電平時間內計數器計輸入脈衝數 N，則可求得計數器的輸入脈衝頻率 F
VFC採用高速精密V/F轉換電路，滿度頻率為100kHz，若時鐘頻率選6MHz，每秒轉換25次，定時為20ms，滿度時輸入脈衝數字量2000士1，其百分解析度是0.05%，相當於11位二進制ADC;若A/D轉換速度降低一倍，解析度可相當於12位二進制ADC。由ADC原理可以看出，計數器0計數時間嚴格受計數器輸出方波正半周的控制，下跳沿來立即關門並將數據保存在8253計數器中。在中斷服務程式中讀得數據不受外中斷回響時間的影響，定時絕對準確，與用8031內部定時器定相比，可避免由於定時器中斷回響時間需3~8個機器周期所造成的定時誤差，若方波半周期取20ms的整數倍，可有效地消除或減弱50周電網的干擾;由此電路明顯可見VFC輸出只需一個光電藕合電路即可達到數字系統與模擬輸入相隔的目的，與雙斜積分等其它ADC相比降低了隔離電路的成本，故該ADC最突出的特點是便隔離。
間接測頻率實現AD轉換
通過測量信號的周期，間接測量信號的頻率。用被測信號周期定時，計定時內通過已知的標準脈衝數，求被測信號的頻率，完成一次A/D轉換。為提高解析度，用8253的計數器將被測信號 FM倍分頻並輸出方波作為計數器0的門控信號GATEO，方波的周期為：
T= M/ F，
若8031晶振頻率取12MHz，ALE、WR、一RD邏輯組合後與門輸出標準信號頻率為2MHz，可得到較高的解析度。如VFC取精密電壓頻率轉換電路，滿度頻率為10kHz，轉換速度25次/秒，20ms的半周期內計得數字量 N=40000士1，其百分解析度可達0.0025%，相當於二進制的15位~16位ADC的解析度。由此可見，在同樣轉換速度下，採用間接測頻率實現A/D轉換，百分解析度可提高很多。
另外，間接測須率實現A/D轉換電路採用較低速度的V/F轉換電路，從而降低了對光藕電路的速度要求。VFC與8253組成的A/D轉換電路，除具有易子隔離、精度高、價格低等優點外，還可與Intel的8080、8085、8088等微處理機以及Intel的各種單片機如MCS一48、MCS一51等接口，是一種很實用的A/D轉換電路。
