基本概念
晶體應變技術就是在晶體中人為地引入應力、使晶格發生一定畸變的一種現代科學技術。
套用
對於電子科學技術而言，晶體應變技術主要是在兩個方面有著重要的套用：一是製作晶格失配的異質結的需要（這是發展HBT等異質結器件的必備條件），二是為了提高半導體晶體中載流子的遷移率（這是發展場效應器件及其IC的一種重要而有效的新技術）。這些方面都是微電子技術迅速發展的、極其活躍的重要領域，甚至對於光電子技術的發展也具有重要意義。
（1）晶格失配異質結的製作：
由兩種晶格常數不相等（晶格失配率大於1%）的晶體所構成的突變異質結即稱為晶格失配的異質結。例如Si/Ge和Si/SiGe異質結就屬於晶格失配的異質結（因為Si和Ge的晶格常數相對差別超過4%）。這是一種非理想的異質結，在異質結的界面附近處將會出現晶格缺陷（如失配位錯）、及其相應的局域能級（這些局域能級可認為是集中分布在界面處，並可近似地看作為界面態）。而這些界面態對異質結電學性能的影響極其有害，所以需要儘量設法減少或消除它們；因為界面態的主要來源是由於晶格失配而產生的缺陷——失配位錯所致，所以，就應該著眼於在異質結製備過程中如何防止在異質界面出現失配位錯。為了不產生失配位錯，就發展出了所謂應變外延技術來製備異質結，即利用晶格存在畸變的薄應變層來過渡、通過彈性調節來避免晶格突變（中斷）的一種晶體生長技術。
晶格失配異質結的外延生長可以有兩種情況
（a）生長層比較厚、界面處存在失配位錯的情況（這種較厚的晶格失配生長層稱為弛豫層），例如在Si或Ge的晶體襯底上生長較厚的SiGe膜時即如此；
（b）生長層比較薄、界面處不存在失配位錯的情況（這種較薄的失配生長層稱為應變層），這時薄膜內部的價鍵處於畸變的狀態——晶格發生了彈性應變，存在著應力（壓應力或者張應力）。可見，為了避免在界面上出現失配位錯，就應該控制外延生長層的厚度，使得不要超過某一定的臨界厚度（當小於此厚度時才不出現失配位錯，否則就將發生晶格弛豫而由應變層轉變為弛豫層）；在應變層中的晶格是畸變的，其中存在著較高的應變能，這種非嚴格完整、而又不是非晶體的薄膜材料，往往稱為贗晶體，相應的外延生長即稱為贗形生長或者共度生長。
贗晶薄膜的組分不同、襯底的種類不同，外延薄膜中的應變能也將有所不同，從而贗晶膜的臨界厚度也就不一樣。對於在Si襯底上生長的Si(1-x)Ge(x)薄膜，其中Ge的含量x越大，薄膜的臨界厚度也就越小；
例如，當x=0.5時，Si(1-x)Ge(x)薄膜的臨界厚度大約只有8nm，如果是純Ge薄膜（即x=1），則臨界厚度就更小（約只有1nm）。Si和Ge晶體的晶格常數相差較大（a(Si)=5.431埃，a(Ge)=5.658埃），晶格失配率D≈ 4.17%，因此Si/Ge是一種晶格失配較大的體系。故要製作出優質的晶態Si/Ge異質結是相當困難的事。
Si(1-x)Ge(x)合金的晶格常數a要比Si的大，並且Si(1-x)Ge(x)薄膜材料的晶格常數幾乎隨著其中Ge含量x的增大而線性地增大：
a(x)= 5.431+(5.658-5.431)x [埃] 則Si1-xGex合金薄膜的晶格失配率D也與其中的Ge含量x近似有線性關係：D =0.0418 x。由於生長的薄膜與襯底的晶格失配率越大，外延贗晶膜的臨界厚度就必將越薄，因此，臨界厚度t(c)與晶格失配率D之間有一定的關係，為（經驗關係）t(c)=a1/2D。例如，當D=2%時，對於a1=5Ǻ的外延贗晶膜，其臨界厚度約為10nm。
（2）晶格應變可以提高載流子遷移率：
因為載流子的遷移率與遭受散射的幾率和有效質量成反比，所以，只要是能夠減小散射幾率和降低有效質量的措施，就都可以提高載流子的遷移率。在晶體中引入應變，即是其中的一種重要措施，並且該措施在改善微電子器件性能、發展微電子技術上具有重要的套用價值。
通常的能帶結構是完整晶體的能帶。當在晶體中存在應變時，晶格即發生畸變，並使能帶結構變化，從而影響到載流子的散射幾率和有效質量。實驗發現晶格應變可以減小載流子的散射幾率和有效質量，故能夠提高遷移率。
