前道工藝

積體電路是依靠所謂的平面工藝一層一層製備起來的。對於邏輯器件，簡單地說，首先是在 Si襯底上劃分製備電晶體的區域(active area)，然後是離子注入實現N型和P型區域，其次是做柵極，隨後又是離子注入，完成每一個電晶體的源極(source)和漏極(drain)。這部分工藝流程是為了在 Si 襯底上實現N型和P型場效應電晶體，又被稱為前道(front end of line，FEOL)工藝。

圖1是一個邏輯器件的剖面示意圖。新的集成技術在晶圓襯底上也添加了很多新型功能材料，例如：前道(FEOL)柵極的高介電常數材料，它能有效地增大柵極的電容並減少漏電流。前道(FEOL)中的關鍵光刻層是 FIN 和柵極(gate)。後道(BEOL)的關鍵光刻層是 V0/M1/V1/M2，其中V0/V1是通孔層，M1/M2是金屬層 。

前道工藝

圖1 一個邏輯器件的剖面示意圖