下行導頻時隙

下行導頻時隙

是作為下行導頻和同步而設計的。 該時隙是由長為64chip的 序列和32chips的保護間隔組成,其結構如圖所示。

下行導頻時隙(DwPTS):DwPTS為TD-SCDMA系統物理信道子幀的特殊時隙。每個子幀中的DwPTS 是作為下行導頻和同步而設計的。該時隙是由長為64chip的 SYNC_DL 序列和32chips的保護間隔組成,其結構如圖所示。
結構圖結構圖

相關詞條

相關搜尋

熱門詞條

聯絡我們