內容簡介
《Cadence 高速電路板設計與仿真:信號與電源完整性分析:(第4版)》以Cadence Allegro SPB 16.3為基礎，以具體的高速PCB為範例，詳盡講解了IBIS模型的建立、高速PCB的預布局、拓撲結構的提取、反射分析、竄擾分析、時序分析、約束驅動布線、後布線DRC分析、差分對設計等信號完整性分析，以及目標阻抗、電源噪聲、去耦電容器模型與布局、電源分配系統、電壓調節模組、電源平面、單節點仿真、多節點仿真等電源完整性分析內容。
目錄
第1章 高速PCB設計知識
1.1 學習目標
1.2 課程內容
1.3 高速PCB設計的基本概念
1.4 PCB設計前的準備工作
1.5 高速PCB布線
1.6 布線後信號完整性仿真
1.7 提高抗電磁干擾能力的措施
1.8 測試與比較
1.9 混合信號布局技術
1.1 0過孔對信號傳輸的影響
1.1 1一般布局規則
1.1 2電源完整性理論基礎
第2章 仿真前的準備工作
2.1 學習目標
2.2 分析工具
2.3 IBIS模型
2.4 驗證IBIS模型
2.5 預布局
2.6 PCB設定要求（SetupAdvisor）
2.7 基本的PCBSI功能
第3章 約束驅動布局
3.1 學習目標
3.2 相關概念
3.3 信號的反射
3.4 竄擾的分析
3.5 時序分析
3.6 分析工具
3.7 創建匯流排（Bus）
3.8 預布局拓撲提取和仿真
3.9 前仿真時序
3.1 0模板套用和約束驅動布局
第4章 約束驅動布線
4.1 學習目標
4.2 手工布線
4.3 自動布線
第5章 後布線DRC分析
5.1 學習目標
5.2 為多板仿真創建DesignLink
5.3 後仿真
第6章 差分對設計
6.1 學習目標
6.2 建立差分對
6.3 仿真前準備工作
6.4 仿真差分對
6.5 差分對約束
6.6 差分對布線
6.7 後布線分析
第7章 電源完整性工具
7.1 學習目標
7.2 課程內容
7.3 電源完整性分析工具
7.4 進行電源完整性分析的意義
7.5 目標阻抗
7.6 PDS中的噪聲
7.7 去耦電容器
7.8 電源分配系統（PDS）
7.9 電壓調節模組（VRM）
7.1 0電源平面
7.1 1AllegroPCBPIoptionXL電源完整性分析流程
7.1 2AllegroPCBPIoptionXL的使用步驟
第8章 電容器和單節點仿真
8.1 學習目標
8.2 第7章回顧
8.3 去耦電容器
8.4 去耦電容器的頻率回響
8.5 電源/地平面對上的電容器模型
8.6 串聯諧振
8.7 並聯諧振
8.8 使用AllegroPCBPIoptionXL設計目標阻抗
第9章 平面和多節點仿真
9.1 學習目標
9.2 第8章回顧
9.3 電容器布局
9.4 平面模型
9.5 電源平面的損耗
9.6 多節點仿真
9.7 使用電源完整性工具進行多節點分析
第10章 貼裝電感和電容器庫
10.1 學習目的
10.2 第9章回顧
10.3 電源完整性工具元器件庫的管理
10.4 電容器中的電感
10.5 在AllegroPCBPIoptionXL中配置電容器
10.6 使用AllegroPCBPIoptionXL創建電容器模型
10.7 對PCB進行電源完整性分析
