設計與驗證Verilog HDL

全書共分9章,第1章至第3章主要介紹了Verilog HDL語言的基本概念、設計流程、語法及建模方式等內容;第4章至第6章主要討論如何合理地使用Verilog HDL語言描述高性能的可綜合電路;第7章和第8章重點介紹了如何編寫測試激勵以及Verilog的仿真原理;第9章展望HDL語言的發展趨勢。

內容介紹

《設計與驗證》以實例講解的方式對HDL語言的設計方法進行介紹。全書共分9章,第1章至第3章主要介紹了Verilog HDL語言的基本概念、設計流程、語法及建模方式等內容;第4章至第6章主要討論如何合理地使用Verilog HDL語言描述高性能的可綜合電路;第7章和第8章重點介紹了如何編寫測試激勵以及Verilog的仿真原理;第9章展望HDL語言的發展趨勢。

相關詞條

熱門詞條

聯絡我們